Skip to Main Content

Ansys HFSS 3D Layout入門
(Self-paced Learning Available)

概要

プリント回路基板用のAnsys HFSS 3D Layout コースでは、HFSSおよびAEDT(Ansys Electronic Desktop)での3D Layoutデザインタイプを使用した積層構造に焦点を置いています。 このコースは初めて使用するユーザーを対象としており、レイヤスタックアップ、レイアウト表示、ポート、ビア、シミュレーション境界範囲、レイアウトを重視したアセンブリ、および階層について説明します。

ワークショップには、小規模な差動ビア構造、プレーナアンテナアレイ、八角形のスパイラルインダクタ、プリント回路基盤および基盤上のボールグリッドアレイ(BGA)からのサブデザインのカットアウト、および携帯電話の実際的な例が含まれています。

前提条件

  • HFSSシミュレーションの経験も電磁界(EM)シミュレーションの経験も必要ありませんが、HFSS電磁界シミュレーションまたはAnsys Electronics Desktop RF回路設計の経験があれば役立ちます。
  • Sパラメータ、伝送線、および差動部品を含む高速デジタル回路設計の知識が強く推奨されます。
  • ビア、コンポーネント参照番号、およびレイヤスタックアップなど、プリント回路基板設計の知識が役立ちます。

受講対象者

プレーナフィルタ、プレーナアンテナ、 スパイラルインダクタなどのオンチップ受動デバイス、高速プリント回路基板 (PCB)の設計、およびシグナルインテグリティなどの積層構造を扱っている電子エンジニア。

学習方法

HFSS 3D Layoutの使用に精通し、生産スキルを伸ばすための講義スライドファイル、自己学習ビデオ、およびハンズオンシミュレーションワークショップ。 コースの完了時にトレーニング修了書が授与されます。

学習成果

このコースの完了までに、以下の項目を習得することをめざします。

  • ポート、ビア、およびグランドプレーンに接続されたはんだボールの配置
  • EMシミュレーションを駆動する回路の構成
  • 3D Layoutでの外部HFSS設計の取り込みおよび配置
  • 品質係数など計算される量の出力変数の作成
  • HFSS 3D LayoutでのFEM(有限要素法)のセットアップ
  • Sパラメータの結果プロット(ポスト処理)の生成および表示

 

 Available Dates

TimeDurationEvent TypeLocationLanguageCourse costRegistration

Learning Options

Training materials for this course are available with an Ansys Learning Hub Subscription. If there is no active public schedule available, private training can be arranged. 

Self-paced Learning 

Complete a class on your own schedule at your own pace. Scope is equivalent to Instructor led classes. Includes video lecture, workshops and input files. All our Self-Paced video courses are only available with an Ansys Learning Hub subscription.

 

Agenda 

This is a 1 day self-paced course with videos covering most lecture content and workshop steps.

    • Module 1 - Introduction

  • Lecture: Introduction to HFSS 3D Layout in AEDT
  • Workshop 1.1: Connector on Board with FEM solver
  • Workshop 1.2: SSN with SIwave solver
  • Workshop 1.3: Planar Antenna Array with MoM solver 
    • Module 2 - Viewing and Visibility

  • Lecture: HFSS 3D Layout Viewing and Visibility
  • Workshop 2.1: Differential Via Trace Layer
    • Module 3 - Solution Setup

  • Lecture: HFSS 3D Layout Solution Setup
  • Workshop 3.1: Octagonal Spiral Inductor
    • Module 4 - Ports 

  • Lecture: HFSS 3D Layout Ports
  • Workshop 4.1: Ball Grid Array Subdesign Cutout
    • Module 5 - Extents

  • Lecture: Simulation Boundary Extents
  • Workshop 5.1: 62mil FR-4 Microstrip Extents
    • Module 6 - Hierarchy and Circuits

  • Lecture: Simulation Hierarchy Circuit Simulation
  • Workshop 6.1: Differential Via Eye Diagram Circuit
  • Workshop 6.2: Differential Via TDR Circuit
    • Module 7 - Layout Driven Assembly

  • Workshop 7.1: 5G Cell Phone