主な機能
チップレベルまで含め、エレクトロニクスアーキテクチャ全体にわたる機能安全分析を合理化および自動化します。機能安全分析の不整合が解消され、確認レビューと評価が迅速化されます。
Ansys medini analyze for Semiconductors
半導体の機能安全分析
Ansysは、集積部品のIP設計からSoCや電子基板まで、チップのさまざまなレベルで主要な安全分析手法をサポートしています。
半導体レベルの安全分析
半導体分析の総合システム分析との統合
Ansys medini analyzeは、半導体設計の特定の領域をエレクトロニクスアーキテクチャ内の主要機能にグラフィカルにリンクするベストプラクティスワークフローをサポートしています。これにより、エンジニアは半導体部品の機能安全性を検証する際に、潜在的な故障モードを分析して対処することができます。エンジニアは、ISO 26262:2018のパート11などの安全規格で要求されるFMEDAなどの安全関連活動を効率的かつ一貫して実行できます。
-
故障率予測
-
チップデザインを機能にマッピング
-
故障モード、影響および診断解析
-
デジタルおよびアナログチップ分析
-
ダイ面積別故障率分布 -
要件のトレーサビリティ -
IP設計インポート
-
潜在的な障害モードを特定して分析 -
FMEDA -
安全メカニズム設計
-
半導体設計のブロックをシステム機能にマッピング -
過渡故障解析 -
診断カバレッジ解析
Ansys + ZF Group
ZF Group Harmonizes and Accelerates Functional Safety Analysis with Ansys medini analyze.
According to Günter Gäbelein, Safety Assessor at ZF Friedrichshafen AG, “As a systems supplier for passenger cars, commercial vehicles, and industrial technology, ZF Friedrichshafen AG places great emphasis on agility and innovation. To support exciting developments like autonomous driving and electric mobility, our R&D process must be fast, cost effective, and technically precise. More and more projects are taking advantage of synergies provided by medini analyze. In a medium-size project, more than 300 hours of effort can be saved by the one-tool solution and the interfaces to third-party tools for architectures. ZF is a strong advocate for model-based engineering, and medini analyze helps to reduce the complexity of analysis for embedded systems."
機能
Ansys medini analyze for Semiconductorsは、チップのさまざまなレベルでの分析を容易にします
半導体安全のためのAnsys medini analyzeを使用すると、ハードウェア設計者と安全アナリスト間でIP設計をシームレスに交換できます。エンジニアは、ハードウェア設計の基本故障率の導出、設計データ（ダイ面積、ゲート数など）に基づく故障分布の自動決定、およびハードウェア設計に基づくFMEA、FMEDA、FTA解析を実行できます。チームは、以前の設計からのFMEDAデータを再利用して適応させ、設定可能なFMEDA結果データをエクスポートして、安全データをインテグレータに引き渡すことができます。
主な機能
開発コストと市場投入までの時間を削減しながら、イノベーションと製品に対する信頼性を最大化することで、Ansys medini analyzeは企業が大幅な競争優位性を達成できるよう支援します
- モデルベースの安全分析
- 統合信頼性予測
- チームワークとサプライチェーンのサポート
- トレーサビリティと妥当性確認
定性的手法（FMEA、定量分析、故障率予測、FMEDAおよび診断カバレッジ解析、またはFTAなど）、および依存故障解析を実装します。これらの方法は統合され、一貫した設計モデルのセットを介してさまざまなレベルで実行されます。
ISO 26262半導体ワークフロー▼Ansys medini analyzeは、ISO 26262への準拠を容易にし、チップレベルまで、エレクトロニクスアーキテクチャ全体にわたる機能安全分析を合理化および自動化するための信頼できるソリューションです。
IEC 61709、IEC 62380、SN29500などの付属のハンドブックを使用して、チップの故障率を予測します。インポートされたIP設計のダイ面積または要素／ゲート／セル数に沿って、永続的故障と過渡故障の両方の故障率を分布します。温度などの応力パラメータを定義し、安全性と信頼性の目標を満たすためにFMEDAとPMHFの影響を分析します。
安全プロジェクトを共有、比較、マージすることで、安全エンジニアリングチームとして協力します。タスク管理システムと統合して、ワークフローをサポートします。安全分析（FMEDAなど）を設定可能な方法でフィールドチームや顧客にエクスポートし、ターゲットシステムコンテキストに適合させます
チップ設計と一緒に安全要件をキャプチャして追跡します。システム（IBM® Rational® DOORS®、PTC Integrity™、Jama Softwareなど）およびCadence Incisive SimulatorやSynopsys IC Compilerなどの設計ツールに対する要件管理のインポート、エクスポート、およびラウンドトリップを提供します。サードパーティの検証ツールによるフォルトインジェクションを使用して、安全メカニズムの標準適合性を検証します。
リソース & イベント
カタログ
Case Studies
オンデマンドウェビナー
ブログ
アクセシビリティに優れたAnsysソフトウェア
Ansysは、障がいを持つユーザーを含め、あらゆるユーザーが当社製品にアクセスできることはきわめて重要であると考えています。そのため、US Access Board（第508条）、Web Content Accessibility Guidelines（WCAG）、およびVoluntary Product Accessibility Template（VPAT）の最新フォーマットに基づくアクセシビリティ要件に準拠するよう努めています。