Quick Specs
Lumerical CML Compiler offers an efficient way to build high-quality INTERCONNECT and photonic Verilog-A compact models from a single source of measurement and/or simulation data.
Ansys Lumerical CML Compiler
Model Library Development for Photonic PDKs
Automatically build compact model libraries (CMLs) with a proven, automated, cross-platform model generator using the Ansys Lumerical CML Compiler.
SOLVE THE UNSOLVABLE
Build and Maintain CMLs with Confidence
Efficiently create compact model libraries (CMLs) with the proven reliability of Lumerical CML Compiler. The software automates the creation, calibration, maintenance, and QA testing of INTERCONNECT and photonic Verilog-A compact model libraries from a single data source. The source data can come from experimental measurement, 2D/3D physical simulation, or a combination thereof.
-
Automatically Build High-Quality CMLs
-
Generate Statistically Enabled Libraries
-
Support Multiple EPDA Workflows
-
Encrypt Models to Protect IP
-
Version-controlled CMLs -
Model encryption for IP protection -
Structured input templates and data validation
-
Automated testbench generation -
Cross-platform model generation -
INTERCONNECT and photonic Verilog-A models
-
Model calibration using measurement data -
Fixed and parameterized models -
Parameterized and statistical models
2024年7月
新機能
Ansys Lumerical CML Compilerの2024 R2リリースでは、Verilog-Aパラメータ化PDモデルが強化され、フォトニックコンパクトモデルの作成プロセスがさらに簡素化されました。
CML Compilerモデルの改善
CML CompilerのVerilog-Aパラメータ化PDモデルでは、複数の機能がサポートされます。具体的には、負荷効果を正確にモデル化するための等価電気回路、チャネルクロストークをモデル化するための周波数混合、SNR（信号対ノイズ比）とBER（ビットエラーレート）を正確に計算するためのショットノイズです。
リソース
CAPABILITIES
Build Compact Model Libraries with Ansys Lumerical CML Compiler
CML Compiler automates the creation, maintenance, and QA testing of INTERCONNECT and Verilog-A photonic compact model libraries (CMLs) from a single data source of measurements and simulation results.
Key Features
CML Compiler simplifies building accurate photonic compact models for your photonic PDK, enabling photonic integrated circuit design.
- Automate Compact Model Generation
- Statistical Enablement
- IP Protected INTERCONNECT and photonic Verilog-A Models
ビデオ
James Pond博士によるLumericalのCML Compilerのルーツ
ケーススタディ
リファレンスマニュアル
アクセシビリティに優れたAnsys
Ansysは、障がいを持つユーザーを含め、あらゆるユーザーが当社製品にアクセスできることがきわめて重要であると考えています。この信念のもと、US Access Board（第508条）、Web Content Accessibility Guidelines（WCAG）、およびVoluntary Product Accessibility Template（VPAT）の最新フォーマットに基づくアクセシビリティ要件に準拠するよう努めています。