Skip to Main Content
無料トライアル

Ansys Exalto: EM特性を考慮した寄生成分抽出のサインオフ

Ansys Exaltoは、強力なポストLVS RLCk抽出ソフトウェアソリューションであり、IC設計エンジニアはサインオフ段階で電磁結合効果を正確に予測することができます。

お問い合わせ
RLCk 抽出

電気的、磁気的、基板的クロストークのための寄生モデルの抽出 

Ansys Exaltoは、ポストLVS RLCk抽出ソフトウェアソリューションです。IC設計者は、集中定数素子寄生成分を抽出し、電気的結合、磁気的結合、および基板結合の正確なモデルを生成することで、設計階層内の異なるブロック間の未知のクロストークを正確に把握することができます。ExaltoはほとんどのLVSツールに対応しており、お使いのRC抽出ツールを補完します。

  • 非常に複雑なレイアウトへの対応力
    非常に複雑なレイアウトへの対応力
  • さまざまなLVSツールに対応
    さまざまなLVSツールに対応
  • デジタルLPEとの組み合わせによる成果
    デジタルLPEとの組み合わせによる成果
  • ポイント＆クリック式のインタラクティブなインターフェース
    ポイント＆クリック式のインタラクティブなインターフェース
電気的、磁気的、基板的なクロストークのための寄生モデル抽出

主な機能

Ansys ExaltoのポストLVS RLCk抽出により、IC設計者は、以前は「解析するには大きすぎる」とされていた回路に対して、サインオフ段階で電磁結合と基板結合の効果を正確に予測できます。抽出されたモデルは回路図またはネットリストにバックアノテートされ、すべての回路シミュレータをサポートします。

download datasheet
  • 電磁結合モデル
  • パワー&シグナルのエレクトロマイグレーション
  • 基板結合を含む
  • RC抽出ツールの補完
  • さまざまなLVSツールに対応
  • ネットリストへのバックアノテート
  • 階層を超えたカップリング
  • What-if シナリオ
  • 非常にコンパクトなモデル
  • SパラメータとRLCkモデル

高速シリアルリンクのクロストーク対策

Nvidia、Ansys Raptor EM解析を適用してシリコン上の高速シリアルリンクのリスクを回避

ケーススタディ

これまで「大きすぎて解析できない」とされていた大規模な複雑回路も、Exalto社のシリコンデバイス用EMモデリングの高速・大容量化により、手の届く範囲になりました。

最新のシリコンシステムにおけるRFおよび高速回路の急増により、信頼性の高いシリコンを実現するためには、電磁結合効果を正確にモデル化することが最重要課題となっています。しかし、電磁結合解析に適した正確な寄生モデルの生成は、従来のRC抽出よりもはるかに複雑です。また、これらのEMモデルの規模は、シミュレータにとって課題となっています。

Exaltoのこれまでにない容量により、非常に複雑なレイアウトを簡単に解析できます。独自のネットリスト縮退手法により、出力ネットリストは非常にコンパクトになり、シミュレーションの問題が軽減されます。これにより、コストが高くつく過大設計やガードバンディングによってこれまで回避されていた複雑な電磁相互作用を徹底的に解析できます。その結果、より信頼性の高い性能特性を有する小規模で安価な設計を得られます。

Exaltoは、通常のエクストラクタツールを補完し、すべてのLVSツールとシームレスに連携することで、既存の設計フローを強化します。

アプリケーション

すべてのアプリケーションを表示
hfssプリント基板

PCB、IC、ICパッケージ ソフトウェアソリューション

Ansysの完全なPCB設計ソリューションにより、PCB、IC、パッケージのシミュレーションを行い、システム全体を正確に評価することができます。

アプリケーションを見る
半導体応用

シリコン上の電気・磁気・基板クロストークのための寄生モデル抽出

Ansys Exaltoは、集中定数素子寄生成分を抽出し、電気的結合、磁気的結合、基板結合の正確なモデルを生成することにより、ネットと階層ブロック間の未知のクロストークを捉えます。Exaltoでは、異なる階層レベル間のクロストークをモデル化し、回路図を変更せずに複数の「What-If」シナリオを実行できます。ポイント＆クリック式のインターフェースを使用して、高感度RF回路内の複雑なカップリングと大きなデジタルバス／制御信号を容易に捉えることができます。独自のネットリスト削減手法により、出力ネットリストを90%以上削減します。Exaltoは、すべてのLVSツールに対応しており、設計の一部または全体に対してバックアノテーションされるSパラメータおよびRLCk寄生成分を用いてRC抽出ツールを補完します。

 

主な機能

大規模で複雑なシリコン回路の電気的、磁気的、基板的な結合について、集中要素寄生を抽出し、正確なモデルを生成する。

  • 大容量・高速
  • RC抽出器の補完
  • 超小型モデル
  • 階層を超えたカップリング
  • さまざまなLVSツールに対応
  • インタラクティブなグラフィックインターフェース

AC解析、調和バランス法による解析、SP解析に適した受動性および因果律を満たすDC精度の高いSパラメータモデルならびに過渡解析、シューティング解析、ノイズ解析に適した受動性および因果律を満たす非常にコンパクトなRLCkネットリストモデルを生成します。SPICE形式のRLCkネットリストは、常にシミュレーションが可能です。

Ansys Exaltoでは、基礎デバイスと、それに取り付けたインダクタの間の解析可能な容量結合をすべて抽出できます。コンデンサとトランジスタのデバイスモデルは、ファウンドリでキャラクタライズされた既存のものを使用し、すべてのカップリング容量は、デバイス端子のみに集中させます。Exaltoは、数千台のデバイスであっても、容量結合を完全に抽出する容量と速度を備えています。

Ansys Exaltoは、業界最速の電磁界エンジンであるAnsysのモデリングエンジンで構築されています。これにより、600um×400umの高密度7層パワーグリッドの電磁界抽出を数分で行い、パワーアンプ内のすべてのスパイラルと主要デジタルラインとの結合モデルを数秒で生成できます。

独自のネットリスト削減手法により、出力ネットリストは非常にコンパクトになり、ネイティブなネットリストと比較してエレメントとノードが90%以上削減されます。高周波数（Lk）オプションを追加した従来のRC抽出ツールは、出力ネットリストが大きすぎてシミュレーションできないため、容量のボトルネックになります。 

テストベンチの回路図に触れることなく、重要なネットのセットを変えて複数の「what-if」シナリオを実行できます。

Ansys Exaltoは、サードパーティのLVSツールとシームレスに連携します。出力は、サードパーティのLPEツールの出力と自動的に組み合わせることができます。Exaltoは、抽出されたビューや抽出されたネットリストもサポートしています。

Ansysソフトウェアにアクセスできます

Ansysは、障害を持つユーザーを含め、あらゆるユーザーが当社製品にアクセスできることはきわめて重要であると考えています。そのため、US Access Board（508条）、Web Content Accessibility Guidelines（WCAG）、およびVoluntary Product Accessibility Template（VPAT）の最新フォーマットに基づくアクセシビリティ要件に準拠するよう努めています。

VPATレポートを見る