簡要規格
Ansys Totem 和 Totem-SC 是用於類比混合訊號 IP 和全客製化設計的電晶體層級電源雜訊和可靠度分析平台。它們為使用 RedHawk-SC 的 SOC 級電源完整性簽核建立 IP 模型，並產生晶片和系統層級適用的電源傳輸網路的精簡晶片模型。
Ansys Totem/Totem-SC
AMS 電源完整性和可靠性簽核
Ansys Totem 是經實證、值得信賴的業界領導廠商，為建置在雲端原生彈性運算基礎架構上的類比與混合訊號提供電源雜訊與可靠度簽核。
EM/電壓降解決方案
適用於類比混合訊號設計的全面性電源雜訊和可靠度簽核解決方案
Ansys Totem 受業界信賴被視為標準性的電子壓降和電遷移多重物理量簽核解決方案，適用於電晶體層級和混合訊號設計。它經過所有主要晶圓代工廠的認證，可用於最小至 3 奈米的 finFET 節點，並擁有數千次成功送交下線製造的記錄。Totem-SC 是以 SeaScape 的雲端原生版 Totem 為基礎，它擁有超高的速度和容量，甚至可以處理最大的完整晶片分析。
-
靜電放電 (ESD) 解決方案，含 Ansys PathFinder-SC
-
Ansys RedHawk-SC 的 IP 電源模型
-
整合數位和類比訊號在單一模擬中
-
Totem-SC 是 Totem 的巨量資料雲端運算版本
-
早期網格原型設計分析 -
熱感知 EM -
統計 EM 預算規劃 -
數百萬個 Xtor Flat -
立即開始的雲端部署
-
快速增量分析 -
「假設」分析 -
自訂材料庫 -
擷取 PG 網格 -
互連自熱分析
-
基板雜訊 -
RDSON 分析 -
電源網格弱點分析 -
整合數位和類比訊號在單一模擬中
整合數位和類比訊號在單一模擬中
NXP 工程師設計一款成本更低且音質出色的晶片，供數位車用收音機使用。
簽核分析可避免矽發生代價高昂的錯誤，藉此降低專案風險。準確的多重物理量模擬透過更好的矽相關性來消除浪費的容限，藉此改善設計性能。
Totem 值得信賴的多重物理量簽核分析是降低專案和技術風險的強大方法。其演算法經過所有主要晶圓代工廠認證為準確，適用於所有最小至 3 奈米的 finFET 製程，並已有數千次成功送交製造的實證。
Totem-SC 以雲端原生 Seascape™ 架構為基礎，可以進行超大設計的全晶片電源分析。Totem-SC 使用記憶體需求適中的數千個 CPU 核心，快速提供結果，準確度與 Totem 相同。
Totem 的高級可靠性分析 (如熱感知 EM 和統計 EM 預算規劃) 改善汽車設計的安全性。Totem 在所有階段均提供價值，從早期 IC 原型設計階段直至系統層級。早期分析可實現比簽核時更便宜、更有影響力的最佳化。晶圓認證的矽相關模擬結果可給予設計者信心，讓他們可以避免浪費和昂貴的過度設計，達到更高的效能並耗用更少的電力。
經業界驗證以及晶圓代工廠認證的類比和混合訊號 EM/IR 解決方案
Ansys Totem 是一個電晶體層級的電源雜訊和可靠性分析平台，針對類比混合訊號 IP 和全客製化設計提供全方面的電源完整性分析。Totem 可以使用 RedHawk-SC 為 SoC 層級簽核建立 IP 模型。Totem 分析涵蓋要簽核的早期原型，並可處理各種設計樣式，如 SerDes、資料轉換器、電源管理 IC、內嵌記憶體、DRAM、快閃記憶體、FPGA 和影像感應器。它分析基板雜訊、RDSON、自熱和 ESD (使用 Ansys Pathfinder™)。Totem-SC 的雲端原生彈性運算架構具備處理超大型設計的能力，而且記憶體較佳的記憶體使用配置。
主要特色
Ansys Totem 和 Totem-SC 設置類比混合訊號簽核的標準
•早期原型設計
•數百萬個 xtor flat
•利用 Totem-SC 進行雲端處理
•增量與假設分析
•數位與類比共同模擬
•向量或無向量活動
•內建 PG 網路擷取
Ansys Totem/Totem-SC 提供多種功能，如電源網格弱點分析、缺少導通孔、P2P 檢查和各種早期靜態和動態 IR 和 EM 分析，可在設計早期突顯設計缺陷，然後再透過 LVS 認證。這些功能允許設計者決定電源網格規劃、凸塊放置、去耦合電容最佳化、關鍵網路走線的 EM 等。
ANSYS Totem/Totem-SC 準確地簽核大型的混合訊號設計。主要功能佈局與繞線的數位資料庫處理以及複雜 AMS 的階層分析，透過對每個區塊進行由下而上的驗證和完整的多態電晶體層級或抽取的巨集模型來簡化整體流程，以便進行最上層的分析。向量化或無向量模擬可以對正功能狀態，以模擬最壞情況下的應力情境。
Ansys Totem/Totem-SC 提供完整的 EM 簽核，包括電源/訊號 EM 分析、建模焦耳熱、線路耦合和 FinFET 自行加熱效應及其對互連的影響。所有主要晶圓代工廠均已啟用，而且進行 FinFET 設計的所有客戶也使用此流程。Totem 亦啟用統計 EM 預算規劃，以滿足對汽車和其他關鍵任務應用的需求。
IP 整合是 SoC 設計人員面臨的最大挑戰之一。在兩種不同模式下運作的同一 IP 可能發生差異很大的電壓降。Totem 和 Totem-SC 在最上層電壓降分析中準確地為不同操作模式的 IP 建立模型和特性。IP 模型包括電氣和物理屬性，以及 RedHawk-SC 在 SoC 層級的電源完整性簽核的任何嵌入式限制。
Ansys Totem/Totem-SC 的 GUI 提供進階查詢和除錯功能，包括可自訂的地圖和除錯視圖，幫助確認和修正設計缺陷。同時亦啟用「假設」分析，以便在設計變更定稿之前，快速進行設計修正。因為傳統流程在進行 EM/IR 分析之前，修正程序必須先經過昂貴的 LVS 和 RC 擷取，相較之下，上述做法便能大幅加速返回時間。
- 標準單元庫的熱感知 EM 驗證
- 產生 SOC 層級分析的熱分佈檢視
- RDSON 和 EM 簽核，適用於大型複雜的 RF 和 PMIC
- 用於 AMS/RF 和 PMIC 設計的基板雜訊耦合
- 用於 HBM 和 CDM 的 ESD 簽核 (含 Ansys PathFinder™)
- 多晶粒/封裝電源和熱分佈分析 (含 RedHawk-SC Electrothermal 附加元件)
Ansys Totem-SC 建立在 SeaScape 巨量資料分析平台上，該平台專為在數千個 CPU 核心上進行雲端運算而設計，具有近乎線性的可擴充性。Totem-SC 因此具有極高容量且執行快速，每個核心占用的記憶體偏少，且可以立即啟動。
Ansys 軟體是容易操作使用的
對 Ansys 而言，所有使用者皆能運用本公司產品非常重要，身心障礙者也不例外。因此，我們致力於遵循美國無障礙委員會 (第 508 節)、無障礙網頁內容規範 (WCAG)、自願性產品輔助工具範本 (VPAT) 當前格式等各項無障礙需求。