簡要規格
Ansys Exalto 後 LVS RLCk 擷取使 IC 設計人員能夠準確預測電磁和基板耦合效應，以便在之前因為「太大而無法分析」的電路上進行簽核。擷取的模型可回貼至電路圖或串接電路，並支援所有電路模擬器。
RLCk 擷取
用於電氣、磁性和基板串音干擾的寄生模型擷取
Ansys Exalto 是一種 LVS RLCk 後擷取軟體解決方案，它會擷取集總電路寄生元件並產生精確的電氣、磁性和基板耦合模型，使 IC 設計人員能夠準確發現設計階層中不同區塊之間的不明串音干擾。Exalto 與大多數 LVS 工具連接，可補足您選擇的 RC 擷取工具。
-
非常複雜佈局之容量
-
與 LVS 工具連接
-
結果與數位 LPE 結合
-
指向並按一下互動介面
-
EM 耦合模型 -
功率和訊號電遷移 -
包括基板耦合 -
輔助 RC 擷取器
-
與 LVS 連接 -
可回貼至串接電路 -
跨階層的耦合 -
假設情境
-
極精簡的模型 -
S 參數和RLCk 模型
最佳化高速串列連接間的串音干擾
NVIDIA 套用 Ansys Raptor EM 分析，消除矽上高速序列連結的風險
之前因為「太大而無法分析」的大型複雜電路，現在可以由 Exalto 的高速和高容量的矽裝置 EM 建模進行處理。
現代矽系統中 RF 與高速電路的激增，使電磁耦合成為一級效應，必須精確地建立模型，才能可靠地達成矽成功。但是，產生適用於電磁耦合分析的精確寄生模型比傳統 RC 擷取更復雜。而這些 EM 模型的大小成為模擬器的難題。
Exalto 前所未有的容量讓您可以輕鬆分析極其複雜的佈局。其獨特的串接電路縮減方法使輸出串接電路極其小巧，從而減輕任何模擬問題。這樣才能夠仔細分析複雜的 EM 互動，在以前這是透過昂貴的過度設計和防護環來避免的。因此，設計更小、更便宜，並有更多可靠的效能特性。
Exalto 透過補足一般的擷取工具並與所有 LVS 工具無縫連接，增強現有設計流程。
用於矽上電氣、磁性和基板串音干擾的寄生模型擷取
Ansys Exalto 藉由擷取集總電路寄生元件並產生精確的電氣、磁性和基板耦合模型，找到網目和階層區塊之間不明的串音干擾。Exalto 可以在不同階層之間建立串音匯流排/模型，並執行多個「假設」情境，但無需變更您的電路圖。使用「指向並按一下」介面，可以輕鬆擷取敏感 RF 電路中具有大型數位匯流排/控制訊號的複雜耦合。獨特的網表縮減方法將輸出網表減少 90% 以上。Exalto 與所有 LVS 工具連接，並使用針對部分或完整設計進行回貼的 S 參數和 RLCk 寄生來補足 RC 擷取器。
主要特色
擷取集總電路寄生元件並為大型複雜矽電路的電氣、磁性和基板耦合產生精確的模型
- 高處理能力與速度
- 輔助 RC 擷取器
- 極精簡的模型
- 跨階層的耦合
- 與 LVS 連接
- 互動式圖形化介面
Ansys 是容易操作使用的
對 Ansys 而言，所有使用者皆能運用本公司產品非常重要，身心障礙者也不例外。因此，我們致力於遵循美國無障礙委員會 (第 508 節)、無障礙網頁內容規範 (WCAG)、自願性產品輔助工具範本 (VPAT) 當前格式等各項無障礙需求。