Ansys Lumerical CML Compiler
用於光子 PDK 模型庫開發

透過 Ansys Lumerical CML Compiler，使用經過驗證、自動化的跨模擬器模型產生器，自動建立緊湊模型庫 (CML)。

免費試用聯絡我們

解決無法解決的問題

自信建立和維護 CML

運用 Lumerical CML Compiler 經實證的可靠性，有效率地建立緊湊模型庫 (CML)。此軟體可從特性分析測量和 3D 模擬結果的單一資料來源自動建立 INTERCONNECT 與 Verilog-A 光子緊湊模型庫，並進行維護和 QA 測試。

簡要規格

Lumerical CML Compiler 提供了一種有效的方法，從特性分析測量和 3D 模擬結果的單一來源來建立高品質 INTERCONNECT 和 Verilog-A 緊湊模型。

版本控制的 CML

CML 加密

使用模板和資料驗證的結構化輸入

自動測試產生

交互模擬器 Verilog-A

固定和參數化的模型

來自單一資料來源的輸入

統計支援

2024 年 7 月

資源

應用

INTERCONNECT 統計模擬 - PAM4 收發器

在此範例中，我們展示了 INTERCONNECT 根據統計模型 (包括 Monte Carlo (MC) 和角落分析) 執行模擬的能力。

檢視

案例研究

Ansys + CompoundTek

作為矽光子學的創新領導者，CompoundTek 開始提供 3 倍標準差統計支援，為客戶提供一流的 PDK 模型，這是 CompoundTek 專有製造流程的代表。

檢視

功能

使用 Ansys Lumerical CML Compiler 建立緊湊模型庫

CML Compiler 可從測量和模擬結果的單一資料來源自動建立 INTERCONNECT 與 Verilog-A 光子緊湊模型庫 (CML)，並進行維護和 QA 測試。

主要特色

CML Compiler 簡化了在生產工作流程中，建立準確的光子緊湊模型的過程。

自動化建立緊湊模型
統計分析
IP 保護型 INTERCONNECT 和 Verilog-A 模型

自動化建立緊湊模型

只要專注於元件設計和測量，其餘工作交給 CML Compiler。CML Compiler 提供了版本控制 CML 的自動和可重現的產生。透過自動產生測試案例，進一步提高工作效率。

Electric car lithium battery pack and power connections

使用統計分析

產生統計緊湊程式庫，並將其載入到 INTERCONNECT 和 Virtuoso 中，以便進行 Monte Carlo 和角落分析。

IP 保護型和 Verilog-A 模型

從單一資料來源產生 Verilog-A 及 INTERCONNECT 光子模型。當特性分析資料無法取得或不可用時，使用 Ansys 的 Lumerical 領先業界的 3D 元件級模擬工具進行擴充。產生固定及參數化的元素，並使用您自己的自訂模型來補充豐富的現有模型組。IP 加密適用於使用 CML Compiler 產生的模型。

影片

James Pond 博士說明 Lumerical 的 CML Compiler 的起源

隨選線上研討會

檢視所有網路研討會

為電路級良率分析建立及使用統計緊湊模型

案例研究

案例研究