簡要規格
ParagonX 是一款與製程無關的工具，可以在設計通過 LVS 驗證之前的早期佈局階段，識別與寄生效應相關的設計問題。了解佈局寄生效應的影響至關重要，尤其對於使用先進製程節點製造的設計而言更是如此。這樣可以避免設計過程中因性能瓶頸和薄弱點而造成的生產力延遲。 憑藉其無與倫比的速度和處理龐大網表的能力，IC 佈局工程師可以快速找出根本原因並解決寄生效應問題，從而提升設計質量並縮短設計周期。
Ansys ParagonX
IC 佈局寄生參數分析和除錯軟體
成千上萬的佈局寄生主導了積體電路 (IC) 的效能。ParagonX 提供早期、快速且便捷的寄生參數分析，並配備可視化除錯和根本原因檢測功能。
IC 佈局寄生的智慧性分析、視覺化與除錯工具
ParagonX 使 IC 設計工程師能夠提前進行設計驗證，快速探索並找到由寄生效應引起的設計問題根源。它透過強大的分析工具和視覺反饋，增強了現有的 EDA 工作流程，使設計工程師能夠在設計周期的早期階段識別佈局寄生效應對性能、精度、穩健性和可靠性影響的根本原因。
-
阻抗分析
-
快速又有效率的除錯功能
-
電容/耦合分析
-
RC 延遲、AC 模擬和暫態模擬
-
網路與裝置比較和配對驗證
-
網表比較
-
網表結構分析
-
QA 與驗證：抽取、設定、PDK 版本、設計修訂版
-
前所未有的速度與能力 -
易於視覺化功能 -
強大的根本原因除錯功能 -
可擴充 Python
-
自動化網路和裝置配對分析 -
自動化 ERC 驗證 -
無關製程
「使用 ParagonX，讓我可在幾分鐘內找到 20GB 擷取的薄弱點，直接找出發生問題的確實位置。」
微軟首席類比設計工程師 Ken Dyer
經過業界實證的工具，能在早期設計階段分析佈局寄生
ParagonX 在早期佈局階段就能識別與寄生效應相關的設計問題，甚至在佈局尚未完成之前。它只需最基本的輸入，便可輕鬆處理 SerDes、光纖元件收發器、電源管理 IC、SRAM、時脈、精密類比等設計。其速度和易於使用的介面，可讓設計師迅速找出根本原因，並修正佈局中的任何寄生相關問題。
主要特色
對於非 LVS clean 的 IC 設計佈局，為最快速精確的寄生分析工具。無關製程且適用於最先進的技術節點和任何設計樣式。介面簡單易用讓 ParagonX 成為設計師互動工具，可在所有佈局流程中運作。
- 高速且大容量
- GUI 簡單易用
- 為根本原因除錯
- 敏感度導向設計
- 與EDA工具的假設分析兼容
- 網路與裝置配對
- ERC 驗證
- Python 擴充功能