什么是信号完整性？

系统的信号完整性（SI）是衡量电信号在进入和离开电路的整个过程中的变化程度的指标。对于数码电子产品而言，该信号是一种电压随时间的推移在高值和低值之间变化的电流。 

信号完整性是所有现代电子系统的基础。该行业采用“完整性”一词进行描述，因为它体现了遵循代码、无消减而且完整、未分散。如果信号的波形因串扰、阻抗失配及损耗而与原始信号差异明显，则接收器将无法读取信号，从而导致信号完整性问题。这就是为什么信号完整性工程（分析和改进信号完整性问题）是设计集成电路（IC）、IC封装和印刷电路板（PCB）的重要环节。 

信号速度的增加以及PCB和封装的尺寸缩小，将进一步增加处理信号完整性问题的挑战。高速数字信号和更小的几何结构可使信号噪声和失真更明显。不过，随着挑战的不断增加，行业对如何应对这些挑战的理解以及工程师用于定义、仿真和调整其电子系统的工具功能也会随之增加。 

由于材料中的电阻、移动电子产生的电磁场、其它电磁场产生的电流以及电路的电容，在电子从驱动器流向接收器时，会出现波形失真、噪声、时间偏移和振幅减小的情况。在PCB中，材料、创建电路的迹线的形状、各层的布置与厚度以及在层与层之间传输电流的方式，都会激发这些效应。 

此外，还必须提及一些与电源完整性密切相关的问题。信号完整性应对的是PCB信号保真度问题，电源完整性则应对发送和接收这些信号的组件的电源的质量问题。影响信号完整性的阻抗、电感和衰减问题在电源完整性中也发挥着一定作用。此外，对某一方面进行调整可能会对另一方面产生负面影响，因此工程师改进设计时需要对这两者进行仿真和测量。

如果不解决信号完整性问题，数码设备可能会出现严重问题。信号失真太大，就会导致无法正确接收电路中传输的0或1信号，并导致错误的二进制值，这时就会出现最严重的问题。此外，噪声或时滞很明显时，设备可能就会出故障。在当今具有数百条走线、高度复杂的PCB中，只要有一条信号路径有信号完整性问题，整个电路板就无法使用。 

在真实世界的物理学条件下，通过电路发送信号时，信号在到达另一端时不可能不发生变化。不过，现代设计团队非常了解信号完整性分析基础、信号完整性影响现代电路设计的方式，以及识别和应对信号完整性问题的方法，因此，我们不仅可最大限度降低信号在其设备中的完整性问题，而且还可实现更小的外形尺寸和更高的频率。 

在材料中移动的电子周围的物理场，会损害信号的完整性。Maxwell的方程描述了电荷与电流之间的关系、电流如何产生电磁场，以及电磁场如何改变电流。 

简而言之，PCB中互连（称为数字信号传输线）的作用与天线、电阻器和电容器类似。信号的特征、导电及介电材料的材料属性、几何结构以及PCB中电路和各层的相对位置决定了在Maxwell的方程中所描述的物理场的大小和影响。

四种类型的信号完整性问题

基于上述基本物理场情况，可以将信号完整性问题分为四类：

1.电磁干扰/电磁兼容性（EMI/EMC）

在所有高频电路中，几何结构和频率的正确组合都会将迹线或通孔转换为广播信号的天线，该信号可在同一PCB、其它设备、连接器，或者相同设备或附近设备的线缆中与其它电路耦合。当另一条电路接收到干扰时，电磁场中的能量会产生电流，从而会在该信号中产生噪声。此外，广播电磁波还会降低信号的电压，因为产生磁场会耗电。所以，设计人员不仅必须最大限度减少干扰（EMI），而且还必须确保他们正在开发的设备与其运行的电磁环境（EMC）兼容。

2.串扰

串扰是电磁相互作用的另一种形式。当相互靠近的高速线迹中的信号使其电场和磁场耦合时，就会出现这种情况。无用信号，源于被称为“干扰源迹线”的线路，其与相邻传输线上的信号耦合，称为受干扰迹线。耦合类型包括：

• 电容耦合： 由干扰电路的电场在受干扰电路中产生电压引起
• 电感耦合：由干扰电路的磁场在受干扰电路中产生电压引起
• 导电耦合：由在接地层回路上耦合的两个信号的电流引起

3.同步开关噪声（SSN）引起的接地弹跳

当PCB各点的信号接地不同时，就会发生接地弹跳。这是一个信号完整性问题，由多个同时在高状态或低状态间改变其电压的电路引起，其可导致接地层增压。这会导致低状态电压（即二进制信号中的0）高于预期。有时，弹跳的高度足以导致读取假高状态。

4.阻抗失配

设计人员需要考虑交流电（AC）电路的阻抗。阻抗是由电感和电容引起的电流流动和电流变化的阻力。当阻抗沿电路的某个位置发生变化时，就会出现阻抗失配。这种失配会导致一部分信号反射回来，然后来回传播，直至衰减。阻抗失配不仅会给信号增加噪声，还会导致时序的不确定性，这被称为抖动。评估阻抗失配的标准工具是时域反射仪（TDR）。TDR测量传输线中的反射。

通过眼图分析实现信号完整性的可视化

眼图分析是探测信号完整性的最常用手段之一。眼图也叫眼模式图，是一种查看数字电路随时间变化的响应的方法。将重复信号输入分析电路，并随时间变化测量输出信号。每比特的数据都叠加在另一个比特位之上，X轴是时间，Y轴是振幅。由于输入信号是方波，因此完美的电路将生成一个图像，显示顶部和底部的两条水平线以及中间的两条垂直线，这些线由一比特数据的长度水平分隔，由信号压差垂直分隔。

但现实中没有一条电路是完美的，因此图像会变成像眼睛一样的形状。上述信号完整性问题表现为直线失真。下图是表明电路有问题的典型值。上升时间、下降时间、抖动和眼交叉百分比等值表明了信号失真的情况以及进入系统的噪声对信号的影响。

通过比较路由、几何结构或材料修改前后的眼图，设计人员可以了解这些更改是如何提高电路的信号完整性的。

这种分析方法的初衷是使用示波器快速为电路的信号完整性实现可视化。如今，工程师使用眼图来根据仿真预期检查电路性能。这可以使设计人员在远远早于原型设计PCB之前，就快速探索修改并查看影响。

信号完整性和集成电路（IC）

本文重点介绍PCB中的信号完整性，但IC芯片中的信号完整性也很重要。由于IC的尺寸较小而且数据速率更高，因此在布置集成电路以及定义互连时，信号完整性是一个更为重要的考虑因素。开关其它信号的耦合效应是芯片中出现SI问题的最大推手。此外，在芯片外部，用作与封装互连的电线间距非常小，因此会产生大量串扰。

IC芯片的原型设计难度极大，因此可在设计流程中尽早使用仿真对信号完整性和电源完整性进行建模，以识别并纠正潜在问题。在启动制造流程之前，使用这些工具验证芯片，可了解其性能是否符合预期。

为了避免高速数字设计中的SI问题，工程师需采取的最重要措施就是遵循PCB设计的成熟行业设计规则。一些典型的规则包括：

• 指定迹线之间的距离
• 避免迹线宽度突变
• 保持在允许的转角半径内
• 避免迹线及通孔断株
• 不在接地层布置会中断返回路径的非线性模块
• 设计差分对以保证相同长度
• 降低电源层的阻抗
• 在PCB中战略性布置接地层，每层厚度适当
• 避免较高频率的通孔

然而，即使设计人员遵循所有的PCB布局设计规则，可能仍然会出现问题。此外，在平衡多个规则、制造约束、尺寸限制和成本问题时，也会出现挑战。通常，我们可以通过部署仿真来识别这些问题并进行改进。

凭借良好的参数化设计和稳健的仿真工具套件（如Ansys SIwave™ PCB和封装电磁仿真软件以及Ansys HFSS™ 3D高频仿真软件），工程师可快速进行权衡研究，探索解决方案。

由于我们无法看到、听到或感觉到迹线中的电磁场或电流，因此，工程师采用仿真来让所发生的磁场和通量可视化。这种可视化使工程师能够查看电磁场的传播和信号返回路径，让PCB中以及组件下的发热可视化，并能查看迹线对之间的串扰。

未来的SI趋势与其最近的情况类似：不仅数据速率和时钟速度会提高，而且带宽需求也会不断增加。此外，封装需求还会迫使系统使用更小的PCB，在这些PCB上封装更多组件并使用柔性PCB将其弯曲成卷曲的形状。为了满足行业需求并扩大市场份额，企业将引入新的制造工艺以及不同材料的试验，而这两者都会影响信号完整性。

在不久的将来，另一个将加速发展的趋势是“布局”与“仿真”之间更紧密的集成，以在设计流程中将更多的物理场纳入考量。在制定PCB策略的同时，工程师将能够探索其设计的电磁场、电源完整性、热特征以及机械鲁棒性。

与在其它领域一样，人工智能（AI）将在未来最大限度减少信号完整性问题的过程中发挥作用。在将原理图转换为PCB布局时，许多布局工具已经使用较早期的AI形式来执行设计规则，以布局迹线。新一代生成式AI工具将显著提高设计及仿真工具的功能。

相关资源