快速规格
PathFinder-SC的集成数据建模、提取和瞬态仿真引擎是用于ESD验证的端到端解决方案。单次使用模型可读取行业标准设计格式，设置ESD规则，提取电源网络的RC，执行ESD仿真以分析根本原因并提供修复和优化反馈，所有这些都在统一的工具中完成。
Ansys PathFinder-SC
静电放电（ESD）仿真软件
Ansys PathFinder-SC是一款高容量解决方案，可帮助您规划、验证和签核IP及全芯片SoC设计，以满足针对完整性和静电放电（ESD）问题的鲁棒性要求。
ESD签核
适用于SOC IP的全芯片布局级ESD签发解决方案
Ansys PathFinder-SC可从充电shebei模型（CDM）、人体模型（HBM）或其它ESD事件中识别并隔离可能导致芯片故障的设计问题根本原因。它的高容量、云原生架构可以使用数千个计算内核，从而实现快速的全芯片周转。PathFinder-SC已通过主要代工厂面向ESD签fa的电阻和电流密度检查认证。
-
与Ansys RedHawk-SC™和Ansys Totem™集成
-
输出芯片ESD紧凑模型（CECM）
-
CDM和HBM覆盖范围 -
P2P电阻检查 -
电流密度和IR检查 -
GDS和数字流程支持
-
云原生架构 -
在一次运行中分析多个域 -
处理回弹ESD -
超过1亿个实例容量
-
用于调试的布局GUI -
用于IP的紧凑型ESD模型
静电放电和电流密度是决定芯片实际鲁棒性及其长期可靠性的关键因素。这些对于产品的安全性和耐用性至关重要。
降低器件击穿电压和减少互连尺寸会增加亚16nm工艺中的ESD风险。PathFinder-SC提供对片上ESD事件的全面分析，这是所有芯片设计的要求。
PathFinder-SC的全芯片容量和简化的单次使用模型可以在一次分析中同时处理数百个域。这比传统方法要快得多，不仅可加快生成结果的时间，而且还能够减少由于分区而导致错误的可能性。
使用PathFinder-SC基于布局的分析和根本原因检测技术，可以快速调试任何检测到的问题，从而再次节省时间并加速产品上市进程。
PathFinder-SC在单个产品中包含所有功能——从执行RC提取和ESD仿真到分析根本原因和提供优化反馈。它包括内置RC提取器，无需额外许可证或外部工具。
PathFinder-SC经过了多个客户的芯片相关测试，并通过多个代工厂验证，可确保准确性并降低芯片风险。
用于分析、调试和优化IC布局和电路的综合静电放电（ESD）解决方案
Ansys PathFinder-SC可帮助您规划、验证和签核IP及全芯片SoC设计，以满足针对完整性和ESD问题de鲁棒性要求。它可从充电设备模型（CDM）、人体模型（HBM）或其它ESD事件中识别可能导致芯片或IP故障的设计问题。PathFinder-SC已通过主要代工厂的认证，可确保ESD签发中互连寄生参数、HBM/CDM ESD仿真以及电阻和电流密度检查的准确性。它基于布局的GUI有助于快速检测根本原因并轻松调试。
PathFinder-SC采用云原生基础架构构建而成，支持弹性计算，并能够处理超过1亿个晶体管的全芯片分析。
主要特性
同时针对数百种电源模式进行全芯片和全面的单次ESD分析和调试。
- HBM/CDM ESD事件
- 芯片相关的精度
- 根本原因检测
- 单次仿真
- 容量和性能
- 库到SoC级
- 云原生弹性计算
Ansys PathFinder-SC通过让zap电流流过电源/接地网络来模拟人体模型（HBM）和充电设备模型（CDM）的ESD事件，以识别布局瓶颈。它可以模拟电流注入任何焊盘和互连路径的情况，以识别无法应对高ESD电流的引脚-钳位-引脚路径。
Ansys PathFinder-SC在皮秒分辨率下使用SPICE模型和TLP曲线进行的瞬态仿真可提供芯片相关的精度，有助于最大限度地降低您的设计风险。在SPICE中，具有回弹的钳位通常存在收敛问题；但是PathFinder-SC的仿真引擎经过定制，可处理回弹并准确地为ESD器件触发进行建模。Pathfinder的结果与多家代工厂和客户的芯片测试相关联。
Ansys PathFinder-SC可识别可能导致ESD故障的布局问题和连接不平衡。例如，未连接到ESD钳位的凸块或未连接到电源/接地的钳位。通过遍历芯片上任意两个相关点之间的每条传导路径，PathFinder-SC可验证连接的鲁棒性，并根据代工厂或用户指定的限值检查电气特性。通过-失败报告可以交叉探测到布局。
Ansys PathFinder-SC的集成数据建模、提取和仿真引擎可提供简化的单次ESD使用模型，以便在统一的工具环境中设置ESD规则、执行提取和ESD仿真、分析根本原因以及提供修复和优化反馈。它可以使用行业标准数据格式（GDS、DEF），并在指定要检查的规则和参数方面提供相当大的灵活性。
Ansys PathFinder-SC使用超过1亿个实例来检查IP和大型SOC的ESD完整性。它可以处理数百个电源/接地/信号网络，并在单次仿真中执行电阻和电流密度检查。全芯片ESD仿真可在几小时到一天内完成，具体取决于尺寸。PathFinder-SC基于弹性计算、云原生基础架构而构建，可处理超大型设计。
在标准单元级、IP级和全芯片级识别高电流热点至关重要，以避免出现可靠性问题。PathFinder-SC的内置建模功能基于芯片ESD紧凑模型（CECM），可在从标准单元到全芯片的任何级别进行详细的ESD分析。CECM包括PG模型、钳位器件和可选的电流特征。这种精确的建模可满足任何设计的最高可靠性需求。
Ansys PathFinder-SC基于SeaScape大数据分析平台构建，该平台的设计主要用于在数千个CPU内核上执行云计算，具有近似线性的可扩展性和极高的容量，而且每个内核的内存较低。
可便捷访问的Ansys软件
所有用户（包括残障人士）都可以访问我们的产品，这对Ansys至关重要。因此，我们努力遵循基于美国访问委员会（Section 508）、网页内容无障碍指南（WCAG）和自愿产品可访问性模板（VPAT）的当前格式的可访问性要求。