快速规格
ANSYS Clock FX可自动识别和仿真设计中的所有时钟路径，并可考虑在多个制程，电压，温度角和场景中对每个路径中的时钟抖动的所有关键因素。
时钟抖动分析
动态压降和可变时钟抖动分析
Ansys Clock FX允许您计算完整soc上的时钟抖动变化，而无需采用任何快捷方式。在单一库中任何电压或变化条件其独特的单元建模提供SPICE级精确时序。Clock FX具有完全线程化的分布式体系结构，能够扩展到数千个CPU。
-
现有DvD签发流程的附加项
-
ANSYS RedHawk-SC提供的本地DvD转接
-
时钟网格处理
-
模拟整个时钟
-
使用RedHawk-SC进行时钟抖动分析
-
仿真时钟路径上的延迟和时钟抖动 -
分析动态压降对时钟抖动的影响 -
创建晶体管级SPICE模型 -
分析多工艺角和多场景应用程序
-
执行非高斯ULV时钟抖动分析 -
仿真整个时钟树 -
获得SPICE精确度的抖动结果 -
可视化全波传播
-
充分利用多线程和分布式体系结构 -
仿真时钟网格 -
接收包含各种抖动类型的详细抖动报告 -
分析所有高级节点
具有电压，温度和过程可变性的高速，SPICE精确度的时钟抖动分析
Ansys Clock FX是现有签核流程的附加组件，具有评估SoC中所有时钟路径时钟抖动所需的性能，即使是最大型的设计也是如此。
Clock FX基于时钟路径的延迟和抖动功能可以自动识别和仿真设计中的每个时钟路径。它说明了在多个过程，电压，温度角和场景中造成时钟抖动的所有关键因素。Clock FX利用SPICE晶体管模型创建单个库表征，该表征使用全波传播来提供SPICE级准确性，并无捷径地正确分析所有可变性效应。
主要特征
使用独特的电压，温度和过程可变性感知单元建模的高容量SPICE级时序：
- 具有动态压降的准确时钟抖动
- 适用于所有电压的单个库
- 分别在 VDD 和 VSS 上对 DvD 进行建模
- 全面的时钟树覆盖范围
- 现有DVD签发流程的附加项
- 易于理解的抖动报告
Ansys Clock FX利用RedHawk-SC产生的时钟网络上的动态电压降来计算具有SPICE级精度的时钟抖动。时钟FX可用于精确的多电压分析，并模拟电源变化对时钟路径的延迟影响。
Ansys Clock FX使用标准单元模型或晶体管级SPICE模型自动识别和模拟设计中的所有时钟路径。它的全波传播提供了在超低电压和先进工艺下获得可靠结果所需的准确性。
Ansys Clock FX分别处理晶体管级效应，如压降和地弹。这可以在极低电压下实现精确时序，在极薄的边距和剧烈的可变性中。
Ansys Clock FX利用晶体管SPICE模型和全波传播来提供在超低电压下为高级工艺获得可靠结果所需的精度。Miller电容和其他影响均可正确处理，没有捷径。
Ansys Clock FX经过线程化和分布式处理，与Monte Carlo SPICE相比，显著减少了周转时间和内存要求。
Ansys Clock FX与Ansys签发功耗分析工具RedHawk-SC紧密集成，以获得仿真所需的动态压降。它可生成一组丰富的抖动报告，涵盖各种抖动类型。
可便捷访问的Ansys软件
对于Ansys来说，所有用户(包括残障人士)都可以访问我们的产品，这一点至关重要。因此，我们努力遵循基于美国访问委员会(第508节)，Web内容可访问性指南(WCAG)和自愿产品可访问性模板(VPAT)的当前格式的可访问性要求。