快速规格
Ansys Exalto的LVS后RLCk提取功能使IC设计人员能够准确预测电磁和基板耦合效应，以便对此前“太大而无法分析”的电路进行签fa。提取的模型被反向注释到原理图或网表，并支持所有电路仿真器。
RLCk提取
电气、磁和基板串扰的寄生模型提取
Ansys Exalto是一款LVS后RLCk提取软件解决方案，通过提取集总元件寄生效应并生成准确的电气、磁和基板耦合模型，使IC设计人员能够准确地捕获设计层级中不同模块之间的未知串扰。Exalto可与大多数LVS工具交互，并可补充您选择的RC提取工具。
-
非常复杂的布局功能
-
与LVS工具交互
-
结果与数字LPE相结合
-
点击式交互界面
-
电磁耦合模型 -
电源和信号电迁移 -
包括基板耦合 -
补充RC提取器
-
与LVS连接 -
反向注释到网表 -
跨层级耦合 -
假设场景
-
极其紧凑的模型 -
S参数和RLCk模型
针对串扰优化高速串行链路
英伟达使用Ansys Raptor EM分析来降低片上高速串行链路的风险
以前“太大而无法分析”的大型复杂电路现在可以通过Exalto面向芯片器件的高速大容量EM建模功能来实现。
现代芯片系统中射频和高速电路的激增将电磁耦合提升到一阶效应，必须精确建模才能可靠地实现芯片成功。但是，生成适用于电磁耦合分析的准确寄生模型远比传统的RC提取复杂。而这些EM模型的大小已对仿真器构成了挑战。
Exalto前所未有的容量使您能够轻松分析极其复杂的布局。其独特的网表缩减方法使输出网表极其紧凑，从而缓解了任何仿真问题。这样就可以对以前通过成本高昂的过度设计和保护带设置来避免的复杂EM相互作用进行彻底分析。因此，这样设计出的网表外形更小巧、成本更低、而且性能特性更可靠。
Exalto通过补充常规提取器工具并与所有LVS工具无缝连接来增强现有设计流程。
片上电气、磁和基板串扰的寄生模型提取
Ansys Exalto通过提取集总元件寄生效应并生成准确的电气、磁和基板耦合模型，以捕获不同网络和设计层级模块之间的未知串扰。Exalto可以在不同层级之间建立串扰模型，并在不更改原理图的情况下运行多个“假设”场景。使用“点击式”界面，可以轻松捕获具有大型数字总线/控制信号的敏感射频电路中的复杂耦合。独特的网表缩减方法将输出网表减少了90%以上。Exalto与所有LVS工具交互，并使用S参数和RLCk寄生效应补充RC提取器，这些参数和寄生效应能够针对部分或完整设计进行反向注释。
主要特性
提取集总元件寄生效应并为大型复杂芯片电路的电、磁和基板耦合生成准确模型
- 高容量和速度
- 补充RC提取器
- 高度紧凑的模型
- 跨层级耦合
- 与LVS交互
- 交互式图形界面
可便捷访问的Ansys软件
所有用户（包括残障人士）都可以访问我们的产品，这对Ansys至关重要。因此，我们努力遵循基于美国访问委员会（Section 508）、网页内容无障碍指南（WCAG）和自愿产品可访问性模板（VPAT）的当前格式的可访问性要求。