Skip to Main Content
무료 평가판

Ansys VeloceRF
인덕터 및 변압기 설계 도구

Ansys VeloceRF는 최소 3nm의 고급 노드를 지원하고 주요 EDA 플랫폼과 통합되는 유도성 디바이스 합성 및 모델링 도구입니다.

문의하기
인덕터 및 전송 선로

나선형 디바이스와 T형 선로를 3nm로 합성 및 모델링

Ansys VeloceRF는 복잡한 나선형 디바이스와 T형 선로를 합성하고 모델링하는 데 걸리는 시간을 크게 줄임으로써 설계 주기를 단축합니다. 인덕터나 변압기 형상을 컴파일하는 데 몇 초밖에 걸리지 않으며, 모델링하고 분석하는 데는 몇 분밖에 걸리지 않습니다. 주요 EDA 플랫폼과 통합하여 테이프 아웃 가능한 레이아웃을 생성합니다.

  • DRC-clean 디바이스 합성
    DRC-clean 디바이스 합성
  • 모든 주요 파운드리 지원
    모든 주요 파운드리 지원
  • 실리콘 검증
    된 실리콘 검증
  • 실리콘 크기 및 비용 축소
    실리콘 크기 및 비용 축소
나선형 디바이스와 T형 선로를 5nm로 합성 및 모델링

간단 사양

Ansys VeloceRF를 사용하면 여러 디바이스와 선로의 밀착 패킹으로 디바이스를 합성하여 최적의 실리콘 평면도를 얻을 수 있습니다. 상세한 레이아웃 전에 원하는 수의 유도형 디바이스 간에 결합을 분석하면 설계 크기가 줄어들고 가드 링이 줄어들거나 제거됩니다.

download datasheet
  • DRC-clean 디바이스
  • 최소 3nm
  • 정확성 확인
  • 디바이스 형태 라이브러리
  • 다중 디바이스 Coupling
  • 파라메트릭 스윕으로 최적화
  • PCell/PyCell 생성
  • 디바이스 크기 축소
  • LDE 효과 포함
  • S 파라미터 및 RCLk
2021-01-velocrf-case-study.jpg

ANSYS VeloceRF는 복잡한 나선형 디바이스와 T형 선로를 합성하고 모델링하는 데 걸리는 시간을 크게 줄임으로써 설계 주기를 단축합니다.

인덕터 크기와 인덕터 간 누화는 다이 크기에 영향을 줄 수 있습니다. Ansys VeloceRF는 최적화 기준 및 형상 구속 조건을 사용하여 소형 디바이스를 설계할 수 있도록 도와줍니다. 또한 실리콘의 제한된 영역을 더욱 최적화하고 회로 구성에서 인덕터를 최적화하기 위해 여러 인덕터 간의 결합을 계산합니다. Ansys VeloceRF의 파라메트릭 스윕 지원은 회로 구성에서 최적의 성능 솔루션을 제공합니다. 누화 장애를 제거하는 데 도움이 되는 실리콘 검증 모델과 파운드리에서 검증한 정확성으로 설계의 위험을 완화합니다.

Ansys VeloceRF는 현재 200개 이상의 고유한 파운드리 프로세스를 지원하고 TSMC, UMC, Global Foundres, TowerJazz, Samsung 등 모든 반도체 파운드리의 CMOS, BiCMOS, GaAs, SOS 및 SOI를 포함한 최소 3nm의 모든 프로세스에서 동작합니다. 이 도구는 주요 EDA 설계 플랫폼 및 모든 LVS 툴과 통합됩니다.

애플리케이션

모든 애플리케이션 보기
전자 제품 안정성

전자 제품 안정성

Ansys 통합 전자 제품 안정성 툴을 통해 최대 열, 전기 및 기계 안정성 문제를 해결하는 방법을 알아봅니다.

애플리케이션 보기
애플리케이션

나선형 디바이스와 T형 선로를 합성 및 모델링하여 최소 3nm의 밀리미터파 설계 구현

Ansys VeloceRF는 단 몇 분 만에 밀리미터파 나선형 디바이스와 T형 선로를 합성하고 분석합니다. 이 시스템은 최소 3nm의 DRC/DFM-clean 디바이스(필 포함)를 생성합니다. 이 디바이스는 S 파라미터와 초소형 RLCk 넷리스트 모델로 모델링되었으며, 기하학적 유연성을 극대화하기 위해 PCell/PyCell로 제공될 수 있습니다. 구성 최적화는 여러 디바이스와 선로의 밀착 평면도 패킹 및 보호 링의 축소 또는 제거를 통해 다이 크기를 크게 줄일 수 있게 해줍니다. 사전 정의된 디바이스 빌딩 블록 라이브러리를 통해 고주파수를 지원하며 여러 유도성 디바이스 간의 결합을 지원합니다.

Image depicting Ansys VeloceRF synthesizing and modeling complex spiral devices and T-lines.

 

주요 특징

VeloceRF는 실리콘에서 유도성 디바이스의 포괄적인 합성, 모델링, 분석 및 최적화를 제공합니다.

  • 실리콘 검증
  • 평면도 패킹 최적화
  • 디바이스 크기 축소
  • 사전 정의된 형태 라이브러리
  • 파라메트릭 스윕으로 성능 최적화
  • 200개 이상의 실리콘 기술 지원

단일 나선형 인덕터: 차동, 싱글 엔드, 사각형 및 팔각형(중앙 탭 포함 또는 미포함)

다중 나선형 인덕터: 변압기, 발룬, T 코일 및 직렬 차동

T형 선로: 차폐, 이중 차폐, 스트립 선로, 커플러, 결합기 및 즉시 테이프 아웃 가능한 기타 유형

Ansys VeloceRF는 실리콘의 제한된 영역을 더욱 최적화하기 위해 여러 인덕터 간의 결합을 계산합니다. VeloceRF를 사용하면 가드 링을 조이거나 제거할 수 있으며 실리콘 평면도를 최적화할 수도 있습니다.

Ansys VeloceRF는 인덕터 파라미터의 파라메트릭 스윕 지원을 제공하여 회로 구성에서 최적의 솔루션을 제공합니다. 인덕터 간의 고유한 커플링 분석을 통해 누화 관련 장애를 제거할 수 있습니다.

Ansys VeloceRF는 밀리미터파 주파수의 설계를 위한 검증된 실리콘 정확성을 제공합니다. 마이크로스트립 선로, 단일 평면 도파관(차폐형 및 이중 차폐형), 스트립 선로, 45도 및 90도 곡관, T형 접합부, 스터브, 분기선 커플러, 윌킨슨 디바이더 등 다양한 T형 선로 구조물이 LEGO®와 유사한 설계 방식을 지원합니다.

Ansys VeloceRF는 현재 200개 이상의 고유한 파운드리 기술을 지원하고 TSMC, UMC, Global Foundres, TowerJazz, Samsung 등 반도체 파운드리의 모든 프로세스(CMOS, BiCMOS, GaAs, SOS, SOI)에서 작동합니다. VeloceRF는 최소 3nm까지 모든 프로세스 노드를 지원합니다. 주요 EDA 플랫폼과 통합되며 VeloceRF 모델은 기생성 추출 넷리스트와 결합할 수 있습니다.

Ansys VeloceRF는 전체 3D 메싱 알고리즘이 컨덕터의 볼륨을 작은 셀로 분할하기 전에 레이아웃 종속 효과(LDE)를 계산합니다. 3D 기판 모델을 사용하면 분산형 RC 기판 네트워크를 매우 빠르고 정확하게 추출할 수 있습니다. 추출된 모델은 현재 분포, 표면 및 근접성 효과를 포함한 모든 전자기 현상을 포착하는 매우 정확한 모델입니다.

누구나 쉽게 활용 가능한 Ansys 소프트웨어

Ansys는 누구나 쉽게 활용 가능한제품을 제공하는 것이 가장 중요하다고 생각합니다. 따라서 미국 접근성 위원회(Section 508), WCAG( Web Content Accessibility Guidelines) 및 현재 VPAT(Voluntary Product Accessibility Template) 형식에 따른 접근성 요구 사항을 준수하기 위해 노력합니다.

VPAT 보고서 보기