Skip to Main Content
무료 평가판

Ansys Exalto: EM-인식 기생성 추출 사인오프

Ansys Exalto는 IC 설계 엔지니어들이 사인오프 단계에서 전자기 커플링 효과를 정확하게 예측할 수 있도록 하는 강력한 post-LVS RLCk 추출 소프트웨어 솔루션입니다.

문의하기
RLCk 추출

전기, 자기 및 기판 크로스토크를 위한 기생 모델 추출 

Ansys Exalto는 post-LVS RLCk 추출소프트웨어 솔루션으로, IC 설계자들이 lumped-element parasitics를 추출하고 전기, 자기 및 기판 결합에 대한 정확한 모델을 생성하여 설계 계층 구조 내의 여러 블록 간의 알려지지 않은 누화를 정확하게 포착할 수 있게 해줍니다. Exalto는 대부분의 LVS 툴과 상호 작용하고 선택된 RC 추출 툴을 보완할 수 있습니다.

  • 매우 복잡한 레이아웃에 적합한 용량
    매우 복잡한 레이아웃에 적합한 용량
  • LVS 툴과 상호 작용
    LVS 툴과 상호 작용
  • 디지털 LPE 와결합된 결과
    결과와 디지털 LPE 와 결합된 결과
  • 포인트 앤 클릭 대화식 인터페이스
    포인트 앤 클릭 대화식 인터페이스
전기, 자기 및 기판 누화를 위한 기생 모델 추출

간단 사양

Ansys Exalto의 post-LVS RLCk 추출기능은 IC 설계자가 이전에는 "너무 커서 석할 수 없었던" 회로에 대해 사인오프를 받기 위해 전자기 및 기판 커플링 효과를 정확하게 예측할 수 있게 해줍니다. 추출된 모델은 회로도(schematic) 또는 넷리스트에 다시 백어노테이션되고 모든 회로 시뮬레이터를 지원합니다.

download datasheet
  • EM 커플링 모델
  • 전력 및 신호 일렉트로마이그레이션
  • 기판 커플링 포함
  • RC 추출기 보완
  • LVS와 상호 작용
  • 넷리스트에 백어노테이션
  • 계층 구조 간 커플링
  • What-if 시나리오
  • 매우 간결한 모델
  • S-파라미터 및 RLCk 모델

누화에 맞게 고속 직렬 링크 최적화

Nvidia, Ansys Raptor EM 석을 적용하여 실리콘의 고속 직렬 링크 위험을 완화

사례 연구

이전에 "너무 커서 석할 수 없었던" 크고 복잡한 회로가 이제는 실리콘 디바이스를 위한 Exalto의 고속 및 대용량 EM 모델링 덕분에 이용할 수 있게 되었습니다.

최신 실리콘 시스템에서 RF와 고속 회로의 성장으로 인해 전자기 커플링이 실리콘의 성공을 안정적으로 달성하기 위해 정확하게 모델링되어야 하는 최우선 과제로 급부상했습니다. 그러나 전자기 커플링 분석에 적합한 정확한 기생 모델을 생성하는 것은 기존의 RC 추출보다 훨씬 더 복잡합니다. 그리고 이러한 EM 모델의 크기는 시뮬레이터의 도전과제가 되었습니다.

Exalto의 독보적인 기능은 매우 복잡한 레이아웃을 손쉽게 석할 수 있게 해줍니다. 고유한 넷리스트 감소 방법론은 출력 넷리스트를 매우 간결하게 만들어 시뮬레이션 문제를 완화합니다. 따라서 이전에는 값비싼 과도 설계 및 가드밴딩에 의해 회피했던 복잡한 EM 상호 작용을 철저히 분석할 수 있습니다. 그 결과, 저렴한 비용으로 보다 신뢰할 수 있는 성능 특성을 갖춘 더욱 작은 설계가 탄생했습니다.

Exalto는 일반 추출기 툴을 보완하고 모든 LVS 도구와 완벽하게 상호 작용함으로써 기존의 설계 플로우를 개선합니다.

애플리케이션

모든 애플리케이션 보기
hfss pcb

PCB, IC및 IC 패키지 소프트웨어 솔루션

Ansys의 완전한 PCB 설계 솔루션을 통해 PCB, IC 및 패키지를 시뮬레이션하고 전체 시스템을 정확하게 평가할 수 있습니다.

애플리케이션 보기
반도체 애플리케이션

실리콘의 전기, 자기 및 기판 누화를 위한 기생 모델 추출

Ansys Exalto는 집중 상수 기생성을 추출하고 전기, 자기 및 기판 결합을 위한 정확한 모델을 생성함으로써 네트워크와 계층 구조 블록 사이의 알려지지 않은 크로스토크를 포착합니다. Exalto는 서로 다른 계층 구조 수준 간의 누화를 모델링하고, 회로도 변경 없이 여러 "What-if" 시나리오를 실행할 수 있습니다. "포인트 앤 클릭" 인터페이스를 사용하면 대규모 디지털 버스/제어 신호를 사용하는 민감한 RF 회로 내의 복잡한 커플링을 쉽게 찾아낼 수 있습니다. 고유한 넷리스트 감소 방법론은 출력 넷리스트를 90% 이상 줄입니다. Exalto는 모든 LVS 도구와 상호 작용하고 부분 또는 전체 설계에 대해 백어노테이션된 S 파라미터와 RLCk 기생성을 사용하여 RC 추출기를 보완합니다.

 

주요 특징

집중 상수 기생성을 추출하고 복잡한 대형 실리콘 회로의 전기, 자기 및 기판 커플링에 대한 정확한 모델 생성

  • 고용량 및 속도
  • RC 추출기 보완
  • 매우 간결한 모델
  • 계층 구조 간 커플링
  • LVS와 상호 작용
  • 대화식 그래픽 인터페이스

AC, hamonic balance 및 SP 분석에 적합한 S 파라미터 모델과 잡음 분석에 적합하고 매우 간결한 RLCk 넷리스트 모델을 생성합니다. SPICE 형식 RLCk 넷리스트는 항상 시뮬레이션할 수 있습니다.

Ansys Exalto는 기본 디바이스와 오버레이된 인덕터 간의 전체 분석 용량 커플링을 추출할 수 있습니다. 콘덴서와 트랜지스터에 기존의 파운드리라고 하는 디바이스 내 모델을 활용한 후 전체 커플링 콘덴서를 디바이스 터미널에만 집중시킵니다. Exalto는 수천 개의 디바이스에 대해서도 최대 용량성 커플링을 추출할 수 있는 용량과 속도를 갖추고 있습니다.

Ansys Exalto는 업계에서 가장 빠른 전자기 엔진인 Ansys 모델링 엔진으로 제작되었습니다. 즉, 600 um X 400 um, 고밀도, 7금속층 전력 그리드의 EM 추출에 수 분이 소요됩니다. 전력 증폭기에서 주요 디지털 선로까지의 모든 나선 간 결합 모델은 몇 초가 소요됩니다.

고유한 넷리스트 감소 방법론을 사용하면 기본 넷리스트에 비해 요소 및 노드 수가 90% 이상 감소하여 출력 넷리스트를 매우 간결하게 만들 수 있습니다. 고주파수(Lk) 옵션이 추가된 기존 RC 추출기는 출력 넷리스트가 너무 커서 시뮬레이션할 수 없기 때문에 용량 병목 현상이 발생합니다. 

테스트 벤치 회로도를 건드리지 않고도 다양한 주요 네트워크 세트로 여러 "What-if" 시나리오를 실행합니다.

Ansys Exalto는 타사 LVS 툴과 원활하게 상호 작용합니다. 출력값은 타사 LPE 툴의 출력값과 자동으로 결합될 수 있습니다. 또한 Exalto는 “추출된 보기” 및 “추출된 넷리스트”를 지원합니다.

누구나 액세스 가능한 Ansys 소프트웨어

Ansys는 장애가 있는 사용자를 포함하여 모든 사용자가 당사의 제품에 액세스할 수 있는 것이 매우 중요하다고 생각합니다. 따라서 미국 접근성 위원회(Section 508), WCAG( Web Content Accessibility Guidelines) 및 현재 VPAT(Voluntary Product Accessibility Template) 형식에 따른 접근성 요구 사항을 준수하기 위해 노력합니다.

VPAT 보고서 보기