수천 가지의 레이아웃 기생성으로 인해 집적 회로(IC) 성능이 달라집니다. ParagonX는 시각적 디버깅 및 근본 원인 탐지 기능을 통해 빠르고 쉽고 간편한 기생성 분석을 제공합니다.
ParagonX를 사용하면 IC 설계 엔지니어가 원점 회귀(shift left) 접근 방식을 통해 디자인초기에 기생성으로 인한 설계 문제의 근본 원인을 빠르게 탐색하고 찾을 수 있습니다. 설계 주기 초기에 레이아웃 기생성이 성능, 정밀도, 견고성 및 신뢰성에 미치는 영향의 근본 원인을 식별할 수 있는 강력한 분석 및 시각적 피드백을 통해 기존 EDA 워크플로를 개선합니다.
ParagonX는 프로세스에 구애받지 않는 툴로, 설계가 LVS 클린 단계에 도달하기 전인 초기 레이아웃 단계에서도 기생성 관련 설계 문제를 식별할 수 있습니다. 레이아웃 기생성이 미치는 영향을 이해하는 것은 특히 고급 프로세스 노드에서 제조된 설계의 경우 매우 중요합니다. 이를 통해 성능 병목 현상과 설계 프로세스 후반의 약점으로 인한 생산 지연을 방지할 수 있습니다. IC 레이아웃 엔지니어는 대규모 넷리스트를 처리할 수 있는 탁월한 속도와 용량을 통해 근본 원인을 찾고 기생성 문제를 해결할 수 있으므로 설계 품질이 향상되고 설계 주기가 단축됩니다.
“ParagonX를 사용하면 20GB 추출에서 몇 분 안에 약점을 찾을 수 있으므로 문제가 있는 영역의 좌표를 바로 확인할 수 있습니다.”
ParagonX는 레이아웃이 완성되기 전인 초기 레이아웃 단계에서도 기생성 관련 설계 문제를 식별할 수 있습니다. 최소한의 입력 세트가 필요하며 SerDes, 광학 트랜시버, 전원 관리 IC, SRAM, 클럭, 정밀 아날로그 등을 쉽게 처리합니다. 또한 빠르고 사용하기 쉬운 인터페이스를 통해 설계자는 근본 원인을 신속하게 찾고 레이아웃의 기생성 관련 문제를 해결할 수 있습니다.
비 LVS 클린 IC 설계 레이아웃을 위한 가장 빠르고 정확한 기생성 분석 툴입니다. 프로세스에 구애받지 않으며 가장 진보된 기술 노드 및 모든 설계 스타일에 적용 가능합니다. ParagonX는 사용하기 쉬운 인터페이스를 통해 모든 레이아웃 흐름에서 작동하는 대화형 설계자 툴입니다.
