Ansys PathFinder-SC è una soluzione ad alta capacità che consente di pianificare, verificare progetti a livello di full-chip e a livello di IP per garantire l'integrità e la robustezza contro le scariche elettrostatiche (ESD).
Ansys PathFinder-SC identifica e isola le cause principali dei problemi di progettazione che possono causare guasti al chip causati da eventi CDM, HBM o altri eventi ESD. La sua architettura ad alta capacità, nativa per il cloud, è in grado di sfruttare migliaia di core di elaborazione per una rapida risoluzione del chip completo. Pathfinder-SC è certificato dalle principali fonderie per i controlli di resistenza e densità di corrente per le verifiche ESD.
Il motore integrato di modellazione dati, estrazione e simulazione transitoria di Pathfinder-SC è una soluzione end-to-end per la verifica ESD. Il modello d'uso single-pass legge i formati standard di progettazione del settore, imposta le regole ESD, estrae i parassiti RC per la rete di alimentazione ed esegue simulazioni ESD per analizzare le cause principali di problemi e fornire feedback per la correzione e l'ottimizzazione, il tutto in un unico programma.
Le scariche elettrostatiche e la densità di corrente sono fattori chiave che determinano la robustezza nel mondo reale di un chip e la sua affidabilità a lungo termine. Questi sono fondamentali per la sicurezza e la durata del prodotto.
La riduzione delle tensioni di rottura dei dispositivi e delle dimensioni di interconnessione comporta un maggiore rischio di ESD nei processi inferiori a 16nm. Pathfinder-SC offre un'analisi completa degli eventi ESD on-chip, un requisito per tutti i progetti di chip.
La capacità di Pathfinder-SC di gestire design completi e il modello di utilizzo single-pass ottimizzato possono gestire simultaneamente centinaia di domini in un'unica analisi. Ciò è notevolmente più rapido rispetto agli approcci tradizionali, riducendo il tempo necessario per ottenere i risultati e riducendo il rischio di errori dovuti al partizionamento.
Qualsiasi problema rilevato può essere rapidamente sottoposto a debug con l'analisi basata sul layout di PathFinder-SC e la tecnologia Root cause Detection, risparmiando ancora una volta tempo e accelerando il time-to-market.
Pathfinder-SC include tutte le funzionalità in un unico prodotto: dall'estrazione RC alle simulazioni ESD, all'analisi delle cause di problematiche e alla fornitura di feedback sull'ottimizzazione. Include un estrattore RC integrato e non richiede licenze aggiuntive o strumenti esterni.
Pathfinder-SC è correlato al silicio da diversi clienti e convalidato da più fonderie che garantiscono precisione e riducono il rischio sul silicio.
Ansys PathFinder-SC consente di pianificare, verificare a livello sign-off IP e design completi per garantire integrità e robustezza contro le scariche elettrostatiche. Identifica i problemi di progettazione che possono causare guasti al chip o all'IP a causa di eventi ESD come charge-device model (CDM), human body model (HBM) o altri eventi ESD. Pathfinder-SC è certificato dalle principali fonderie, garantendo che i parassiti delle interconnessione, la simulazione ESD HBM/CDM e i controlli di resistenza e densità di corrente siano accurati per la convalida ESD. La GUI basata sul layout facilita il rilevamento rapido delle cause di problematiche e il debug.
Pathfinder-SC è progettato su un'infrastruttura nativa per il cloud che consente una computazione elastica e la capacità di gestire analisi full-chip con oltre 100 milioni di transistor.
Completa, single-pass analisi ESD a livello di full-chip e debug simultaneo per centinaia di modalità di alimentazione.
Ansys PathFinder-SC emula gli eventi ESD dei modelli human body model (HBM) e charge-device model (CDM) propagando la corrente di zap attraverso le reti di alimentazione/massa per identificare i colli di bottiglia del layout. Modella l'iniezione di corrente in qualsiasi pad e percorso di interconnessione per identificare i percorsi pin-clamp-pin che non sono in grado di gestire correnti ESD elevate.
Le simulazioni transitorie di Ansys PathFinder-SC, utilizzando modelli SPICE e curve TLP con risoluzione al picosecondo, offrono precisione correlata al silicio, che contribuisce a ridurre al minimo i rischi di progettazione. Protezioni basate su strutture snap-back spesso presentano problemi di convergenza nelle simulazioni SPICE; ma il motore di simulazione di PathFinder-SC è stato sviluppato per gestire strutture snap-back e modellare con precisione l'attivazione dei dispositivi ESD. I risultati di Pathfinder sono stati correlati con le misure sul silicio da più fonderie e vari clienti.
Ansys PathFinder-SC identifica i problemi di layout e differenze di connettività che possono causare fallimenti ESD. Gli esempi includono bump non connessi a strutture di protezione ESD, o strutture di protezione non collegate ad alimentazione/massa. Attraversando ogni percorso di conduzione tra ogni coppia di punti rilevanti del chip, PathFinder-SC verifica la robustezza della connettività e verifica le caratteristiche elettriche rispetto ai limiti specificati dall'utente o dalla fonderia. Gli esiti pass-fail possono essere visualizzati sul layout.
Il motore integrato di modellazione, estrazione e simulazione dei dati di Ansys PathFinder-SC offre un modello di utilizzo ESD ottimizzato, single-pass - impostazione di regole ESD, esecuzione di estrazione e simulazioni ESD, analisi delle cause principali e feedback di correzione e ottimizzazione - all'interno di un singolo ambiente. Utilizza formati di dati standard (GDS, DEF) e offre una notevole flessibilità nella specifica delle regole e dei parametri da controllare.
Ansys PathFinder-SC verifica l'integrità ESD su IP e design di grandi dimensioni con più di 100 milioni di istanze. Gestisce centinaia di reti di alimentazione/massa/segnale ed esegue controlli di resistenza e densità di corrente in un'unica simulazione. Le simulazioni ESD a livello di chip completo, possono essere completate in poche ore o in un solo giorno, a seconda delle dimensioni. Pathfinder-SC è basato su un'infrastruttura di elaborazione elastica, nativa per il cloud, per gestire progetti di grandi dimensioni.
È fondamentale identificare i punti critici per livelli alti di corrente a livello di standard cell, IP e chip completo per evitare problemi di affidabilità. La capacità di modellazione integrata di Pathfinder-SC si basa sul modello ESD compact model (CECM) del chip, che consente una dettagliata analisi ESD a qualsiasi livello, dalla standard cell al chip completo. CECM include un modello della griglia di alimentazione, dispositivi di protezione e un profilo di corrente opzionale. Questa modellazione accurata soddisfa le esigenze di massima affidabilità per qualsiasi progetto.
Ansys Pathfinder-SC è costruito sulla piattaforma SeaScape: una piattaforma di analisi per big data, progettata per l'esecuzione nel cloud su migliaia di CPU, con scalabilità quasi lineare e capacità estremamente elevata con utilizzo ridotto di memoria per core.
Per Ansys è fondamentale che tutti gli utenti, anche quelli disabili, possano accedere ai nostri prodotti. In quanto tale, ci impegniamo a rispettare i requisiti di accessibilità basati sull'Access Board degli Stati Uniti (Sezione 508), sulle linee guida per l'accessibilità dei contenuti Web (WCAG) e sul formato corrente del modello volontario di accessibilità dei prodotti (VPAT).
