Skip to Main Content

Ansys Clock FX
Sofware per l'anailisi del clock jitter considerando effetti di variabilità

Ansys Clock FX valuta tutti i percorsi del clock in un SoC per il jitter causato dalla variazione del rumore sull'alimentazione.

ANALISI DEL JITTER DEL CLOCK

Analisi dinamica della caduta di tensione e del jitter del clock in base alla variazione

Ansys Clock FX consente di calcolare il jitter del clock considerando effetti di variazione su un SoC completo, senza prendere alcune scorciatoie/semplificazioni. La sua esclusiva modellizzazione delle celle offre una accuratezza a livello SPICE per le valutazioni timing a qualsiasi condizione di tensione o variazione con un'unica libreria. Clock FX ha un'architettura completamente threaded e distribuita, con la possibilità di scalare fino a migliaia di CPU.

  • Aggiunta ai flussi esistenti di sign-off per il dynamic voltage drop (DVD)
    Aggiunta ai flussi esistenti di sign-off per il dynamic voltage drop (DVD)
  • Handoff nativo per i dati di dynamic voltage drop (DVD) da Ansys RedHawk-SC
    Handoff nativo per i dati di dynamic voltage drop (DVD) da Ansys RedHawk-SC
  • Supporto per strutture mesh per il clock
    Supporto per strutture mesh per il clock
  • Simulazione dell'intero albero di clock
    Simulazione dell'intero albero di clock
  • Analisi del jitter del clock con RedHawk-SC
    Analisi del jitter del clock con RedHawk-SC
Clock gates

Specifiche rapide

Ansys Clock FX identifica e simula automaticamente tutti i percorsi di clock in un progetto e può tenere conto di tutti i fattori critici che contribuiscono al jitter sul clock in ogni percorso attraverso più processi, tensioni, temperature e scenari.

  • Simulare ritardi e jitter sui percorsi del clock
  • Analizzare l'impatto della caduta di tensione dinamica sul jitter del clock
  • Creare modelli SPICE a livello di transistor
  • Analizzare le applicazioni Multi-Corner e Multi-scenario
  • Eseguire l'analisi non gaussiana del jitter del clock per tensioni molto basse
  • Simulare l'intera struttura dell'albero di clock
  • Ottenere risultati di jitter con accuratezza a livello SPICE
  • Visualizzare la propagazione completa delle forme d'onda
  • Sfruttate i vantaggi dell'architettura multi-threaded e distribuita
  • Simula la mesh del clock
  • Genera rapporti dettagliati sul jitter che comprendono varie tipologie di jitter
  • Analizzare tutti i nodi tecnologici avanzati

Analisi del jitter del clock ad alte prestazioni e accurata, considerando variazioni di tensione, temperatura e processo

Ansys Clock FX è un'aggiunta ai flussi di sign-off esistenti, con le prestazioni necessarie per valutare tutti i percorsi di clock anche nei design SoC più grandi.

Le analisi di timing path-based di Clock FX per ritardi e jitter possono identificare e simulare ogni percorso di clock nel design. Tiene conto di tutti i fattori critici che contribuiscono al jitter del clock tra vari processi, tensioni, temperature e scenari. Clock FX sfrutta i modelli dei transistor SPICE per creare una singola caratterizzazione della libreria che utilizza la propagazione completa delle forme d'onda per fornire precisione a livello SPICE e analizzare correttamente tutti gli effetti di variabilità senza semplificazioni.

 

Caratteristiche principali

Valutazione dei timing con alta capacità, con accuratezza a livello SPICE usando una esclusiva modellizzazione per considerare le variazioni a livello di tensione e processo per le celle:

  • Jitter del clock accurato, considerando la caduta di tensione dinamica
  • Libreria unica per coprire tutte le tensioni
  • L'impatto del dynamic voltage drop (DvD) viene modellizzato separatamente su VDD e VSS
  • Copertura esaustiva della struttura del clock
  • Aggiunta ai flussi esistenti di sign-off per il dynamic voltage drop
  • Risultati di jitter facilmente comprensibili

Ansys Clock FX utilizza i dati sulla caduta di tensione dinamica sulla rete di clock prodotta da RedHawk-SC per calcolare il jitter di clock con precisione a livello SPICE. Clock FX tiene conto di una accurata analisi multi-tensione e simula l'impatto del ritardo dovuto alla variazione della tensione di alimentazione sui percorsi di clock.

Ansys Clock FX identifica e simula automaticamente tutti i percorsi di clock nel progetto utilizzando modelli di standard cell o modelli SPICE a livello di transistor. La propagazione completa delle forme d'onda fornisce la precisione necessaria per ottenere risultati affidabili a bassissima tensione e in processi tecnologici avanzati. 

Ansys Clock FX gestisce separatamente gli effetti a livello di transistor, come caduta di tensione e il bounce sulle net di massa. Ciò consente una analisi del timing a tensioni ultrabasse in cui i margini sono estremamente ridotti e l'impatto della variabilità è notevole.

Ansys Clock FX sfrutta i modelli dei transistor SPICE e la propagazione completa delle forme d'onda per fornire la precisione necessaria per ottenere risultati affidabili a bassissima tensione per i processi tecnologici avanzati. La capacità di Miller e altri effetti sono gestiti correttamente, senza semplificazioni.

Ansys Clock FX sfrutta la distribuzione della computazione e il multi-thread, riducendo drasticamente i tempi per i risultati e i requisiti di memoria, rispetto a simulazioni Monte Carlo in SPICE.

Ansys Clock FX è strettamente integrato con Ansys RedHawk-SC per ottenere la caduta di tensione dinamica per la simulazione. Genera un ricco insieme di rapporti di jitter che coprono varie tipologie di jitter.

You might be interested in

Automotive Development Gets a Real Boost from Ansys Gateway Powered by AWS
Blog

Automotive Development Gets a Real Boost from Ansys Gateway Powered by AWS

Learn more about Ansys Gateway powered by AWS, a new cloud platform for easily and efficiently running simulations in the cloud.

A Connected ADAS and AC Workflow: No Longer a Dream | Ansys Article
Article

A Connected ADAS and AC Workflow: No Longer a Dream | Ansys Article

In the Q4 2021 Automotive Journal, we dived into how mastering the advanced driver assistance systems/autonomous driving (ADAS/AD) validation workflow relates a lot to solving puzzles, competing in sports, and participating in the rush for gold and oil (see “Solving the ADAS and AD Puzzle Together”).

Ansys optiSLang Overview | Downoad Brochure
Brochure

Ansys optiSLang Overview | Downoad Brochure

This brochure describes the leading-edge features of Ansys optiSLang which enable you to combine powerful parametric model capabilities with robust design optimization.