신호 무결성이란 무엇입니까?

시스템의 신호 무결성(SI)은 회로에 들어오고 나가는 사이에 전기 신호가 얼마나 많이 변화하는지를 나타내는 척도입니다. 디지털 전자 장치의 경우 이 신호는 시간에 따라 전압이 높고 낮은 값으로 인해 변하는 전류입니다. 

신호 무결성은 모든 최신 전자 시스템의 기본입니다. 업계에서는 "무결성"이라는 용어를 사용하여 코드를 준수하고 손상되지 않고 완전하고 분열되지 않은 상태를 유지합니다. 크로스토크, 임피던스 불일치 및 손실로 인해 신호의 파형이 원본과 크게 다르면 수신기가 신호를 읽을 수 없어 신호 무결성 문제가 발생합니다. 따라서 신호 무결성 문제를 분석하고 개선하는 신호 무결성 엔지니어링이 IC(집적 회로), IC 패키지 및 PCB(인쇄 회로 기판) 설계에서 중요한 부분입니다. 

신호 속도의 증가와 PCB 및 패키지의 크기 감소로 인해 신호 무결성 문제 처리가 더욱 어려워졌습니다. 고속 디지털 신호와 더 작은 형상으로 신호 노이즈와 왜곡이 더욱 뚜렷해집니다. 그러나 과제가 커짐에 따라 엔지니어가 전자 시스템을 정의, 시뮬레이션 및 조정하는 데 사용할 수 있는 도구의 기능과 함께 이를 처리하는 방법에 대한 업계의 이해도 높아졌습니다. 

재료의 저항, 움직이는 전자로부터 생성된 전자기장, 다른 전자기장에서 유도된 전류 및 회로의 정전 용량으로 인해 전자가 드라이버에서 수신기로 흐르면서 파형의 왜곡, 노이즈, 시간 변동 및 진폭 감소가 발생합니다. PCB에서는 재료, 회로를 생성하는 트레이스의 형태, 다양한 레이어의 배치 및 두께, 레이어 간에 전류가 전달되는 방식이 이러한 효과를 유발합니다. 

신호 무결성 하에서 분류되는 밀접한 관련 문제도 언급하는 것이 중요합니다. 신호 무결성은 PCB에서 신호의 충실도를 다루는 반면, 전력 무결성은 신호를 보내고 받는 구성 요소에 전달되는 전력의 품질을 다룹니다. 신호 무결성에 영향을 미치는 임피던스, 인덕턴스 및 감쇠와 같은 문제가 전력 무결성에 중요한 역할을 합니다. 또한 한 가지를 변경하면 다른 부분에 부정적인 영향을 미칠 수 있으므로 엔지니어는 설계를 개선할 때 두 가지를 모두 시뮬레이션하고 측정해야 합니다.

신호 무결성이 해결되지 않으면 디지털 장치에 심각한 문제가 발생할 수 있습니다. 가장 중요한 문제는 신호가 너무 왜곡되어 회로를 통해 전송된 0 또는 1이 올바르게 수신되지 않고 바이너리 값이 잘못된 경우에 발생합니다. 또한 노이즈나 시간 지연이 심한 경우 장비가 고장 날 수 있습니다. 수백 개의 PCB 트레이스가 있는 오늘날의 매우 복잡한 PCB에서는 신호 무결성 문제가 있는 신호 경로가 하나만 있어도 전체 보드를 사용할 수 없게 만듭니다. 

물리적 현실로 인해 회로를 통해 신호를 보낼 때 신호가 반대편에 도달할 때까지 신호가 변경되는 것은 불가능합니다. 단일 무결성 분석의 기본에 대한 강력한 이해, SI가 현대 회로 설계에 미치는 영향, 신호 무결성 문제를 식별하고 처리하는 방법에 대한 이해를 통해설계 팀은 장치 전반에 걸쳐 신호의 무결성을 최소화하고 더 작은 폼 팩터와 더 높은 주파수로 나아갈 수 있습니다. 

물질을 통과하는 전자주변의 물리학적인 특성 신호의 무결성을 손상시킵니다. 맥스웰 방정식은 전하와 전류 사이의 관계, 전류가 전자기장을 생성하는 방식, 그리고 전자기장이 전류를 변화시키는 방식을 포착합니다. 

간단히 말해, 디지털 신호의 전송선이라고 하는 PCB의 상호 연결은 안테나, 저항기 및 콘덴서처럼 작동합니다. 신호의 특성, 전도 및 유전체 재료의 재료 특성, 형상, PCB 내 회로와 층의 상대적 위치에 따라 맥스웰 방정식에 설명된 물리학의 크기와 영향이 결정됩니다.

신호 무결성 문제의 4가지 유형

위에서 언급한 기본 물리학은 다음 네 가지 범주 중 하나로 신호 무결성 문제를 구동합니다.

1. 전자파 간섭(EMI)/전자파 적합성(EMC)

모든 고주파 회로에서 형상과 주파수의 올바른 조합은 트레이스 또는 비아를 동일한 PCB의 다른 회로 또는 동일하거나 근접한 장치의 다른 장치, 커넥터 또는 케이블과 결합할 수 있는 신호를 전송하는 안테나로 변환합니다. 다른 회로가 간섭을 수신하면 전자기장의 에너지가 전류를 유도하여 해당 신호에서 노이즈를 생성할 수 있습니다. 전자파를 송출하면 전기장을 생성하는 데 전력이 소모되므로 신호의 전압도 감소합니다. 설계자는 간섭(EMI)을 최소화하고 개발 중인 장치가 작동 중인 전자기 환경(EMC)과 호환되는지 확인해야 합니다.

2. 크로스토크

크로스토크는 전자기 상호 작용의 또 다른 형태입니다. 이 현상은 서로 근접한 고속 트레이스의 신호가 전기장과 자기장을 결합할 때 발생합니다. 이러한 원치 않는 신호는 피해자 트레이스(Victim Trace)라고 하는 인접 전송선의 신호와 결합되는 공격자 트레이스(Aggressor Trace)라고 하는 신호에서 발생합니다. 커플링의 유형은 다음과 같습니다.

• 정전식 커플링: 대상 회로에서 전압을 유도하는 공격자 회로의 전기장으로 인해 발생합니다.
• 인덕티브 커플링: 공격자 회로의 자기장으로 인해 피해자 회로에 전압이 유도되어 발생합니다.
• 전도성 커플링: 접지 평면의 리턴 경로에서 커플링되는 두 신호의 전류로 인해 발생합니다.

3. 동시 스위칭 노이즈(SSN, Simultaneous switching noise)로 인한 접지 바운스

접지 바운스는 PCB의 신호 접지가 모든 지점에서 동일하지 않을 때 발생합니다. 이는 여러 회로의 전압이 동시에 높음 또는 낮음 상태 사이에서 변하여 접지 평면에서 전압이 증가하여 발생하는 신호 무결성 문제입니다. 이로 인해 이진 신호의 0인 저 상태 전압이 예상보다 높아집니다. 때로는 바운스가 너무 높아서 거짓 높음 상태로 판독할 수 있습니다.

4. 임피던스 불일치

설계자는 교류(AC) 회로의 임피던스를 고려해야 합니다. 임피던스는 전류 흐름에 대한 저항이며 인덕턴스 및 커패시턴스에 의해 발생하는 전류에 대한 변화입니다. 임피던스 불일치는 회로를 따라 임피던스가 변경될 때 발생합니다. 불일치로 인해 신호 일부가 다시 반사되어 감쇠될 때까지 앞뒤로 전파됩니다. 신호에 노이즈를 추가하는 것 외에도 임피던스 불일치로 인해 타이밍이 불확실해질 수 있으며, 이를 지터라고 합니다. 임피던스 불일치를 평가하는 표준 도구는 TDR(Time-Domain Reflectometry)입니다. TDR은 전송선에서의 반사를 측정합니다.

아이 다이어그램 분석(Eye Diagram Analysis)을 통한 신호 무결성 시각화

아이 다이어그램 분석은 신호 무결성을 탐색하는 데 사용되는 가장 일반적인 도구 중 하나입니다. 아이 패턴이라고도 하는 아이 다이어그램은 시간에 따른 디지털 회로의 응답을 보는 방법입니다. 반복 신호가 분석된 회로에 입력되고 출력 신호는 시간에 따라 측정됩니다. 데이터의 각 비트는 다른 비트의 위에 중첩되고 X축에는 시간이, Y축에는 진폭이 표시됩니다. 입력 신호가 구형파이기 때문에 완벽한 회로는 상단과 하단에 두 개의 수평선과 중간에 두 개의 수직선을 보여주는 이미지를 생성하고, 수평으로 데이터 1비트의 길이로 분리하고, 수직으로 신호의 전압 차이로 구분합니다.

하지만 회로는 완벽하지 않기 때문에 모양은 눈처럼 변형됩니다. 위에서 설명한 신호 무결성 문제는 직선의 왜곡으로 나타납니다. 아래 그림은 회로의 문제를 나타내는 일반적인 값을 보여줍니다. 상승 시간, 하강 시간, 지터 및 싱 비율과 같은 값은 신호가 왜곡되는 방식과 시스템에 들어가는 노이즈가 신호에 미치는 영향을 보여줍니다.

설계자는 라우팅, 형상 또는 재료의 변경 전과 후의 아이 다이어그램을 비교하여 이러한 변경 사항이 회로의 신호 무결성을 어떻게 향상시키는지 확인할 수 있습니다.

이 분석 접근 방식은 원래 오실로스코프로 회로의 신호 무결성을 빠르게 시각화하기 위해 개발되었습니다. 오늘날 엔지니어들은 아이 다이어그램을 사용하여 시뮬레이션에서 예측한 대로 회로의 성능을 검사합니다. 이를 통해 설계자는 PCB 프로토타입을 제작하기 훨씬 전에 변경 사항을 신속하게 탐색하고 영향을 확인할 수 있습니다.

신호 무결성 및 집적 회로(IC)

이 문서에서는 PCB의 SI에 중점을 두지만 IC 칩의 신호 무결성 또한 중요합니다. 피처 크기가 작고 데이터 속도가 훨씬 높기 때문에 신호 무결성은 집적 회로를 배치하고 상호 연결을 정의할 때 더욱 중요한 고려 사항입니다. 다른 신호의 전환으로 인한 커플링 효과는 칩에서 SI 문제의 가장 큰 원인입니다. 또한 칩 바로 바깥쪽에서 패키지와의 상호 연결 역할을 하는 전선이 너무 가까워서 심각한 크로스토크가 발생할 수 있습니다.

IC 칩의 프로토타입을 제작하는 것은 매우 어렵기 때문에 잠재적인 문제를 식별하고 수정하기 위해 설계 프로세스 초기에 시뮬레이션을 사용하여 신호 무결성과 전력 무결성을 모델링합니다. 칩은 제조 공정을 시작하기 전에 예상대로 작동하는지 확인하기 위해 이러한 도구로 검증됩니다.

엔지니어가 고속 디지털 설계에서 SI 문제를 방지하기 위해 취할 수 있는 가장 중요한 단계는 PCB 설계에 대해 잘 정립된 산업 설계 규칙을 따르는 것입니다. 몇 가지 일반적인 규칙은 다음과 같습니다.

• 트레이스 간 거리 지정
• 트레이스 폭의 갑작스러운 변경 방지
• 허용 코너 반경 이내 유지
• 트레이스 및 비아 스터브(Via stub) 피하기
• 리턴 경로를 방해하는 접지층에 불연속적인 것을 배치하지 않기
• 길이가 같도록 디퍼런셜 페어 설계
• 전원 평면의 임피던스 감소
• PCB의 접지면의 전략적 배치 및 각 층의 적절한 두께
• 고주파수에서 비아 피하기

설계자가 PCB 레이아웃에 대한 모든 설계 규칙을 준수하더라도 문제가 여전히 발생할 수 있습니다. 또한 여러 규칙, 제조 제약 조건, 크기 제한 및 비용 문제를 균형 있게 조정할 때도 문제가 발생할 수 있습니다. 시뮬레이션은 일반적으로 이러한 문제를 식별하고 개선하기 위해 사용됩니다.

우수한 파라메트릭 설계와 Ansys SIwave™ PCB와 패키지 전자기 시뮬레이션 소프트웨어 및 Ansys HFSS™ 3D 고주파 시뮬레이션 소프트웨어와 같은 강력한 시뮬레이션 도구 세트를 통해 엔지니어는 트레이드 스터디를 신속하게 수행하여 솔루션을 탐색할 수 있습니다.

트레이스의 전자기장 또는 전류는 보거나 듣거나 느낄 수 없기 때문에 엔지니어는 시뮬레이션을 사용하여 발생하는 필드 및 플럭스를 시각화합니다. 이 시각화를 통해 엔지니어는 전자기장의 전파를 확인하고, 신호 리턴 경로를 확인하고, PCB 및 부품 아래의 열을 시각화하고, 트레이스 쌍 간의 크로스토크를 확인할 수 있습니다.

SI의 미래는 데이터 속도 증가, 클럭 속도 증가, 대역폭 요구 사항 증가 등 최근과 유사합니다. 패키징에 대한 수요로 인해 시스템은 더 작은 PCB를 사용하고, 해당 PCB에 더 많은 구성 요소를 탑재하고, 블 PCB를 사용하여 복잡한 모양으로 구부리게 됩니다. 산업 수요를 충족하고 시장 점유율을 높이기 위해 기업은 새로운 제조 프로세스를 도입하고 다양한 재료를 실험할 것입니다. 둘 다 신호 무결성에 영향을 미칩니다.

가까운 미래에 더욱 가속화될 또 다른 추세는 레이아웃과 시뮬레이션이 더욱 긴밀하게 통합되어 설계 과정에서 더 많은 물리학을 적용하는 것입니다. 엔지니어는 PCB에 대한 전략을 수립하는 동안 설계의 전자기장, 전력 무결성, 열 특성 및 기계적 견고성을 살펴볼 수 있습니다.

다른 모든 것과 마찬가지로 인공 지능(AI)은 신호 무결성 문제를 최소화하는 미래에 중요한 역할을 할 것입니다. 많은 레이아웃 도구는 이미 구형 AI 형식을 사용하여 회로도를 PCB 레이아웃으로 변환할 때 트레이스를 라우팅하는 설계 규칙을 적용합니다. 차세대 생성 AI 도구는 설계 및 시뮬레이션 도구의 기능을 크게 개선할 것입니다.

관련 리소스